THÔNG TIN TÀI LIỆU
TĨM TẮT THIẾT KẾ MẠCH ĐẾM Tóm tắt Flip-Flop I FF-T: T Q Q D Tn Qn 1 Qn Qn Qn 1 Tn Qn Qn Tn BTT FF-D: Q Q J BKT(Bảng kích thích) FF-T: BTT FF-T: Qn 1 0 0 1 1 1 Tn BKT FF-D: Qn 1 Dn Qn Qn 1 Dn 0 0 1 1 0 1 Dn Qn 1 BTT FF-JK: Q Qn BKT FF-JK: Jn Kn Qn 1 Qn Qn 1 0 Qn 0 X 0 1 X 1 X 1 Qn 1 X Jn Kn Q K J Q Q K J Q Qn 1 =?? Nếu J n K n FF-JK tương đương FF-T Q K Nếu K n J n FF-JK tương đương FF-D BTT FF-RS (NOR) S Q Q Sn Rn Qn 1 0 Qn 1 1 Qn Qn 1 0 0 1 1 0 Cấm 1 X R S Q BKT FF-RS: Qn 1 =?? Sn Rn X Q R Nếu Rn Sn FF-SR tương đương FF-D BTT FF-RS (NAND) S Q Q R Sn Rn Qn 1 0 Cấm 1 0 1 Qn Qn 1 =?? J K Q Q CLK CLR CLK PRE Q CLR J PRE + Bảng trạng thái FF JK (74112): Q K Bảng trạng thái FF JK (74112) TT Inputs Outputs Chú thích PRE CLR CK J K Qn1 Qn1 0 X X X 1 Trạng thái cấm X X X Set Q X X X Reset Q 1 0;1;↑ X X Qn Qn Không cho phép đổi trạng thái 1 ↓ 0 Qn Qn Giữ nguyên trạng thái 1 ↓ 1 Xóa Q 1 ↓ 1 Làm Q 1 ↓ 1 Qn Qn Đảo trạng thái (Toggle) II Mạch đếm không đồng bộ: Các bước thiết kế mạch đếm bất đồng Mod M=2n: Nguyên tắc thiết kế chung mạch đếm không đồng bộ: Các ngõ vào liệu FF: Để thực mạch đếm không đồng tất FF phải kết nối theo chia tần số (mạch đếm mod 2, kiểu lật trạng thái ngõ có xung kích) FF-T: T=’1’; FF-JK: J=K=’1’; FF-D: Di = Q ; i FF-SR: Si = Q , Ri = Qi i '1' '1' D T Q Q J Q S Q CK CK CLK CK Q Q K Q R Q Các ngõ vào xung kích (CK) FF: Vì mạch đếm khơng đồng nên FF mạch đếm không nối chung ngõ CK với Các ngõ vào CK FF với ngõ trọng số cao kích ngõ Q Q FF với ngõ trọng số thấp tùy theo mạch đếm lên đếm xuống: - Mạch đếm lên (Giá trị số nhị phân Qn1Qn2 Q3Q2Q1Q0 tăng dần theo xung kích Clock mạch đếm): Nếu FF có CK tác động cạnh xuống ( ) lấy ngõ FF thứ i (Qi) kết nối với ngõ clock FF thứ i+1 (CK i+1) Qi= CKi+1 Nếu FF có CK tác động cạnh lên ( ) lấy ngõ đảo FF thứ i ( Q ) kết nối với ngõ clock FF thứ i+1 (CKi+1) Q = CKi+1 i i - Mạch đếm xuống (Giá trị số nhị phân Qn1Qn2 Q3Q2Q1Q0 giảm dần theo xung kích Clock mạch đếm): Nếu FF có CK tác động cạnh xuống ( ) lấy ngõ đảo FF thứ i ( Q ) kết nối với ngõ clock FF thứ i+1 (CKi+1) Q = CKi+1 i i Nếu FF có CK tác động cạnh lên ( ) lấy ngõ FF thứ i (Qi) kết nối với ngõ clock FF thứ i+1 (CKi+1) Qi = CKi+1 - Xung Clock đưa vào FF (Ngõ trọng số thấp nhất-LSB) Clock=CK=CK0 Các ngõ vào Pre, Clear (không đồng bộ) FF: Các ngõ Pre, Clear khơng sử dụng kết nối vào mức khơng tích cực Ví dụ: ngõ PRE FF2 tích cực mức thấp, PRE1 FF1 tích cực mức cao không sử dụng để điều khiển ngõ Q2 FF2 Q1 FF1 ta kết nối PRE vào mức cao (“1”, VCC, VDD) PRE1 vào mức thấp (“0”, GND) + Mod (Modulus) số trạng thái đếm: M=2n; n số FF; Các bước thiết kế chung mạch đếm không đồng bộ: - Bước 1: Xác định số FF Mod M=2n, n số FF Vd: Mod 16=24, n=4 (Biểu diễn FF theo yêu cầu cho trước) - Bước 2: Kết nối ngõ vào FF Mỗi FF phải kết nối theo dạng chia tần số ( Ngõ bị lật trạng thái gặp xung kích); FF-T: T=’1’, Tương tự: J=K=’1’, Di= Q , S= Q , R=Q i - i Bước 3: Kết nối ngõ vào CK FF Nguồn xung kích Clock đưa vào FF Mạch đếm lên (Trạng thái nhị phân tăng dần): + Trường hợp CK tác động cạnh xuống ( ): Qi = CKi+1 Vd: Q1= CK2, Q2= CK3, Q3= CK4 + Trường hợp CK tác động cạnh lên ( ) Q = CKi+1 i Mạch đếm xuống (Trạng thái nhị phân giảm dần): + Trường hợp CK tác động cạnh xuống ( ) Q = CKi+1 i - + Trường hợp CK tác động cạnh lên ( ) Qi = CKi+1 Bước 4: Kết nối ngõ điều khiển Pre, Clr FF Các ngõ Pre, Clr kết nối vào mức logic khơng tích cực (khơng sử dụng) Bước 5: Lập bảng trạng thái mạch đếm vẽ giản đồ xung ngõ FF theo xung Clock Ngõ FF cuối có trọng số cao (MSB), ngõ FF có trọng số thấp (LSB) Ví dụ: Thiết kế mạch đếm lên bất đồng mod dùng flip-flop JK (CK tác động cạnh xuống; preset tích cực mức thấp clear tích cực mức cao) Ví dụ: Thực mạch đếm lên bất đồng mod dùng flip-flop JK (CK tác động cạnh xuống; preset tích cực mức thấp clear tích cực mức cao) Vẽ sơ đồ mạch, vẽ dạng sóng ngõ theo chu kì xung Clock K K Q Q CLK K Bước 2: Kết nối ngõ vào FF Mỗi FF phải kết nối theo dạng chia tần số ( Ngõ bị lật trạng thái gặp xung kích); FF-JK: J=K=’1’ K Q Q CLK K J PRE Q CLK J Q CLR Q "1" PRE J PRE "1" CLR "1" - CLK CLR - Q J PRE CLK Q CLR Q J PRE Q CLR J PRE Bước 1: Xác định số FF Mod M=2n=8 =23 nên n=3 (Biểu diễn FF theo yêu cầu cho trước) CLR - Q CLK K Bước 3: Kết nối ngõ vào CK FF Nguồn xung kích Clock đưa vào FF đầu tiên: CK0= Clock=CK Mạch đếm lên (Trạng thái nhị phân tăng dần): ) nên muốn đếm lên Qi = CKi+1 Q0= CK1, Q1= CK2, J Q1 Q J CLK Q K PRE K - Q0 CLK CLR Nguon Clock=CK Q Q Q Q2 CLK CLR J "1" PRE "1" PRE "1" CLR + Vì CK tác động cạnh xuống ( Q K Bước 4: Kết nối ngõ điều khiển Pre, Clr FF Các ngõ Pre, Clr kết nối vào mức logic khơng tích cực (khơng sử dụng) Vì preset tích cực mức thấp clear tích cực mức cao nên không sử dụng ngõ preset clear, ngõ preset clear kết nối sau Pre0 = Pre1 = Pre2 = ‘1’=Vcc Clr0 = Clr = Clr = ‘0’=GND Q Q1 CLK Q K "1" J PRE J "1" Q CLR K - Q0 CLK CLR Nguon Clock=CK Q "1" Q Q2 CLK CLR J "1" PRE "1" PRE "1" Q K Bước 5: Lập bảng trạng thái mạch đếm vẽ giản đồ xung ngõ FF theo xung Clock Ngõ FF cuối Q2 có trọng số cao (MSB), ngõ FF Q1 có trọng số thấp (LSB) + Bảng trạng thái mạch đếm mod Thứ tự xung kích CLK Q2 Q1 Q0 (trạng thái ban đầu) 0 0 1 0 1 1 1 0 0 CK 10 10 Q0 Q1 Q2 CK Q0 1 1 Q1 0 1 0 1 0 Q2 0 0 1 1 0 II Mạch đếm không đồng bộ: Mạch đếm bất đồng Mod M= 2n Mạch đếm bất đồng Mod M ≠ 2n a.Khảo sát mạch đếm không đồng mod khác 2n: "1" PRE J Q CLR PRE "1" Q Q2 CLK CLR CLR PRE Ví dụ: Cho mạch đếm hình "1" "1" bên: "1" "1" a Hãy nêu đặc điểm Q0 (LSB) Q1 J Q J Q FF CLOCK b Hãy nhận xét ngõ CLK CLK PRE CLR FF Q Q K K Hãy cho biết FF bị xóa ngõ ? c Hãy vẽ dạng sóng ngõ FF theo chu kỳ CK nhận xét tần số ngõ Q2 Clock K CLR Khi phân tích Mạch đếm bất đồng Mod M ≠ 2n Biết đặc điểm FF kết nối FF (mạch đếm lên, xuống, mod tối đa) Nhận xét ngõ PRE, CLR FF ( FF bị xóa ngõ ra, ngõ 1) Viết trạng thái khống chế (quay lại trạng thái ban đầu) Vẽ dạng sóng ngõ FF (Lập Bảng trạng thái) theo CK nhận xét Q0 1 CK T0 PRE0 Q0 CK0 CLR0 1 T1 PRE1 Q1 Q1 CK1 Q0 CLR1 Q2 T2 PRE2 Q2 CK2 Q1 CLR2 1 T3 PRE3 Q3 Q3 CK3 Q2 CLR3 Q3 CLR Q3 Q2 Q1 Q0 Q0 1 PRE0 T0 Q0 CK0 CK T1 Q1 PRE1 Q1 Q0 PRE2 T2 CK1 CLR0 Q2 1 Q2 CK2 Q1 CLR1 T3 Q3 PRE3 Q3 1 CK3 CLR2 Q2 T4 PRE4 Q4 Q4 CK3 CLR3 Q3 CLR4 Q4 CLR Q K "1" Q CLK Q "1" K Hình J PR CLK J PR Q "1" Q2 Q CL K J Q1 Q Q3 CLK CL CLK CL xung kich ck Q "1" CL J Q0 PR "1" PR "1" Q4 Q2 Q "1" K "1" b Các bước thiết kế mạch đếm bất đồng Mod M ≠ 2n Bước 1: Chọn số FF sử dụng Số FF n phải thỏa mãn điều kiện sau: 2n-1 < M < 2n (với n thuộc Z+) Số ngõ mạch đếm m Số FF max (n, m) Bước 2: Vẽ (thực hiện) mạch đếm không đồng mod 2n có đặc điểm (đếm lên xuống) giống mạch mod M ≠ 2n Bước 3: Lập bảng trạng thái cho mạch đếm mod 2n (chú ý trạng thái ban đầu đặc điểm đếm lên hay đếm xuống ) Bước 4: Dùng trạng thái thứ M+1 (Lập bảng khống chế) để tác động vào ngõ Pre Clr FF cho FF xuất trạng thái ban đầu Bước 5: Dùng cổng logic thực hàm khống chế trạng thái thứ M+1 quay trạng thái ban đầu Viết hàm khống chế theo POS SOP, rút gọn để tìm hàm khống chế tối ưu hoàn thiện mạch đếm Ví dụ 1: Sử dụng loại FF sau để thiết kế mạch đếm không đồng theo giản đồ PRE J Q CLR 000 001 010011 100 Q CLK K Nhận xét: Đây mạch đếm lên mod Giả sử trạng thái ban đầu 000 Mạch đếm lên không đồng mod thiết kế dựa mạch đếm lên không đồng mod kèm theo khống chế trạng thái 101 ngõ mạch đếm trạng thái ban đầu Bước 1: Chọn số FF sử dụng Số FF n phải thỏa mãn điều kiện sau: 2n-1 < < 2n (với n thuộc Z+) n=3 Bước 2: Vẽ mạch đếm khơng đồng mod 2n có đặc điểm (đếm lên xuống) giống mạch mod M ≠ 2n cần thiết kế Mạch đếm lên không đồng mod 23 =8 dùng FF JK yêu cầu: "1" "1" K J CLK CLR CLK Q1 Q Q K PRE J Q CLR Q0 (LSB) PRE Q "1" Q Q2 CLK CLR J CLOCK "1" "1" PRE "1" Q K Bước 3: Lập bảng trạng thái cho mạch đếm mod 2n (chú ý trạng thái ban đầu đặc điểm đếm lên hay đếm xuống ) + Bảng trạng thái mạch đếm mod ngõ khống chế CLR CL K Q2 Q1 Q0 CLR 0 0 0 0 1 0 1 Xoá FF để ép trạng thái 101 000 1 X 1 X Bước 4: Dùng trạng thái thứ M+1 (Lập bảng khống chế) để tác động vào ngõ Pre Clr FF cho FF xuất trạng thái ban đầu Dùng trạng thái thứ M+1=5+1=6 (101) (Lập bảng khống chế) để tác động vào ngõ Pre Clr FF cho FF xuất trạng thái ban đầu (000) Bước 5: Dùng cổng logic thực hàm khống chế trạng thái thứ M+1 quay trạng thái ban đầu Viết hàm khống chế theo POS SOP, rút gọn để tìm hàm khống chế tối ưu hoàn thiện mạch đếm Hàm khống chế rút gọn: CLR(Q2 , Q1 , Q0 ) 5 d 6,7 00 Q1 ,Q0 01 11 10 x x Q2 CLR(Q2 , Q1, Q0 ) 5 d 6,7 Q2 Q0 Vẽ mạch đếm theo yêu cầu : "1" "1" Q Q K Q1 J PRE K J CLK CLR CLK Q0 (LSB) Q CLR CLOCK Q Q Q2 CLK CLR J "1" PRE "1" PRE "1" "1" Q K CLR Chú ý: Nếu không dùng ngõ Pre, Clr kết nối chúng vào mức logic khơng tích cực Ví dụ 2: Sử dụng FF JK có CK tác động cạnh xuống, Pre tích cực mức thấp Clr tích cực mức cao để thiết kế mạch đếm không đồng theo giản đồ a b: PRE J Q CLR 101 001 010011 100 Q 101 110111010011 100 CLK K Ví dụ 3: Sử dụng FF JK có CK tác động cạnh xuống, Pre tích cực mức thấp Clr tích cực mức cao để thiết kế mạch đếm không đồng theo giản đồ sau: PRE J Q CLR 101 001 010011 100 Q CLK K + Gợi ý thiết kế : CLR2= CLR1= CLR; PRE0=PRE + Bảng trạng thái mạch đếm mod ngõ khống chế CLR CL K Q2 Q1 Q0 CLR1 PRE0 ,2 0 1 1 0 1 0 1 1 Đkhiển FF để ép trạng thái 110 001 1 X X 0 X X CLR(Q2 , Q1 , Q0 ) 6 d 0,7 ; Hàm Pre Clr đảo ; 00 Q1 ,Q0 01 11 10 x Q2 x CLR(Q2 , Q1 , Q0 ) 6 d 0,7 Q2 Q1 PRE (Q2 , Q1 , Q0 ) 6.d 0,7 Q2 Q1 J Q Q1 J CLK Q K "1" PRE K Q0 "1" Q CLR CLK CLR Nguon Clock=CK Q Q Q2 CLK CLR J "1" PRE "1" PRE "1" Q K CLR U121 U117 AND2 NOT Ví dụ 3: Sử dụng FF JK có CK tác động cạnh xuống, Pre tích cực mức thấp Clr tích cực mức cao để thiết kế mạch đếm không đồng theo giản đồ sau: 10 U111 Q0 Q1 Q0 Q1 Q2 AND3 "1" "1" "1" "1" "1" FF0 Q "1" T PRE Q T3 Q Q Q3 CLK FF1 "1" Q2 CLK CLR Q T FF1B PRE Q CLK CLR CLK T FF1B Q1 T2 CLR Clock Q T1 CLR T Q0 PRE FF1B PRE FF1B T0 Q FF2 "1" FF3 "1" Ví dụ : Thiết kế mạch theo giản đồ sau: 10000100001000011000010000100001… dùng FF-JK, có đặc điểm Pre, Clr tích mức thấp, CK tác động cạnh xuống (SV tự làm) Ví dụ : Thiết kế mạch theo giản đồ sau: 00001000110011101111011100110001 000010001100… a Dùng FF-D có đặc điểm Pre, Clr tích mức thấp, CK tác động cạnh xuống b Dùng FF-T có đặc điểm Pre, Clr tích mức cao, CK tác động cạnh lên c Dùng FF-JK có đặc điểm Pre, Clr tích mức thấp, CK tác động cạnh xuống (SV tự làm) Gợi ý bảng trạng thái TP Trạng thái Trạng thái Các ngõ vào FF Q3 Q2 Q1 Q0 Q’3 Q’2 Q’1 Q’0 T3 T2 T1 T0 0 0 33 0 0 0 1 X X X X X X X X X X X X X X X X X X X X X X X X 1 X X X X X X X X 1 0 0 X X X X X X X X 10 1 X X X X X X X X 11 1 X X X X X X X X 12 1 0 13 1 X X X X X X X X 14 1 15 1 1 Ví dụ : Thiết kế mạch theo giản đồ sau: 000100110111011001000100110… dùng FF-D có đặc điểm Pre, Clr tích mức thấp, CK tác động cạnh xuống Bước 1: Chọn số FF: Căn số ngõ mạch đếm (số FF); Căn mod M mạch đếm chọn số FF n phải thỏa mãn điều kiện sau: 2n-1 < ≤ 2n (với n Є Z+) n=3 Bước 2: Lập bảng trạng thái cho mạch đếm TP Trạng thái Trạng thái Các ngõ vào FF QA QB QC Q’A Q’B Q’C D A DB DC 0 0 0 0 0 0 0 0 X X X X X X 1 0 0 0 1 1 1 X X X X X X 1 1 1 1 1 1 1 Bước 3: Viết hàm Boolean ngõ vào FF theo biến QAQBQC 34 DA 0,4,6 d 2,5 ; DB 4,6,7 d 2,5 ; DC 3,6,7 d 2,5 Bước 4: Rút gọn hàm Boolean ngõ vào FF QBQC QBQC 00 01 11 10 QA 1 X QBQC 00 01 11 10 X QA 1 DA 0,4,6 d 2,5 Q C X 00 01 11 10 X QA 1 DB 4,6,7 d 2,5 QA X X 1 DC 3,6,7 d 2,5 QB Vẽ mạch (SV tự vẽ mạch) QA QC QB DA Clock D DB Q Q D DC Q Q D CLK CLK CLK CLR PRE CLR PRE CLR PRE VCC VCC Q Q VCC Q K QB J PRE Q Q CLR K J CLK CLR CLK QA PRE Q Q QC CLK CLR J PRE Mạch biểu diễn từ FF JK: Q K Clock Ví dụ : Thiết kế mạch theo giản đồ sau: 100010001100… dùng FF-D có đặc điểm Pre, Clr tích mức thấp, CK tác động cạnh xuống (SV tự làm) Ví dụ : Thiết kế mạch theo giản đồ sau: 000001011111110100000… dùng FF-JK có đặc điểm Pre, Clr tích mức thấp, CK tác động cạnh xuống (SV tự làm) Gợi ý bảng trạng thái 35 TP Trạng thái Trạng thái Các ngõ vào FF Q’0 Q’1 Q’2 Q0 Q1 Q2 0 0 0 X X X 0 1 X X X X X X X X X X X X 1 1 1 X X X 0 0 X X X 1 X X X X X X X X X 1 0 X X X 1 1 X X X ; K1 6 d 0,1,2,4,5 ; J 3 d 2,4,5,6,7 J0 K0 J1 K1 J2 K2 ; J1 1 d 2,3,5,6,7 J 0 d 1,2,3,5,7 ; K 7 d 0,2,4,5,6 K 4 d 0,1,2,3,5 +Rút gọn: Q1Q2 Q1Q2 00 01 11 10 Q0 X Q0 X X X X 1 Q1Q2 00 01 11 10 J 3 d 2,4,5,6,7 Q1 X X X X X Q1Q2 00 01 11 10 Q0 X X X Q0 X X 1 X X X Q1Q2 X X X X X 00 01 11 10 Q0 J 0 d 1,2,3,5,7 Q0 K1 6 d 0,1,2,4,5 Q1 X X J1 1 d 2,3,5,6,7 Q2 00 01 11 10 Q0 1 K 4 d 0,1,2,3,5 Q1 Q1Q2 00 01 11 10 X X X X X K2 7 d 0,2,4,5,6 Q0 + Vẽ mạch: J1 K2 K Q Q1 J0 CLK CLR CLK '1' J '1' Q K1 K '1' PRE Q2 J Q Q0 CLK '1' Q K0 K CLR CLOCK Q CLR J PRE '1' PRE J2 Q '1' Ví dụ : Thiết kế mạch đồng theo giản đồ sau: 001010011100101110111001010… 36 dùng FF-D, FF-T, có đặc điểm Pre, Clr tích mức thấp, CK tác động cạnh xuống Bước 1: Chọn số FF: Căn số ngõ mạch đếm (số FF); Căn mod M mạch đếm Mạch đếm mod 7, có ngõ (QA, QB, QC) nên số FF n phải thỏa mãn điều kiện sau: 2n-1 < ≤ 2n (với n Є Z+) Vậy n=3 (23-1 < ≤ 23) Bước 2: Lập bảng trạng thái cho mạch đếm TP Trạng thái Trạng thái Các ngõ vào FF QA QB QC Q’A Q’B Q’C 0 X X 10 0 11 12 13 14 Các ngõ vào FF D A D B D C T A TB TC X X X X X X X 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 1 0 1 15 1 1 1 1 0 16 1 0 0 1 Bước 3: Viết hàm Boolean ngõ vào FF theo biến QAQBQC - Dùng FF D: DA 3,4,5,6 d 0 - Dùng FF T: TA 3,7 d 0 ; ; DB 1,2,5,6 d 0 TB 1,3,5,7 d 0 ; ; DC 2,4,6,7 d 0 TC 1,2,3,4,5,6 d 0 Bước 4: Rút gọn hàm Boolean ngõ vào FF Dùng FF D: QBQC QBQC 00 01 11 10 QA X 1 00 01 11 10 QA 1 DA 3,4,5,6 d 0 QBQC X 1 QA 1 DB 1,2,5,6 d 0 QA Q B QA Q C Q AQB QC 00 01 11 10 X 1 DC 2,4,6,7 d 0 Q B QC QB Q C QB QB Q C QAQB Dùng FF T: QBQC 00 01 11 10 QA X QBQC 00 01 11 10 QA X 1 QBQC 00 01 11 10 QA X 1 37 1 TA 3,7 d 0 QB QC 1 TB 1,3,5,7 d 0 QC 1 1 TC 1,2,3,4,5,6 d 0 QA QB QC QAQB QB Vẽ mạch (SV tự vẽ mạch) Mạch đếm với tính tự động reset: Là mạch tự thiết lập trạng thái ban đầu FF vừa bắt đầu hoạt động (vừa cung cấp nguồn) Thực tương tự mạch đếm không đồng -Khảo sát mạch đếm không đồng mod khác 2n: "1" PRE J Q CLR PRE "1" Q Q2 CLK CLR CLR PRE Ví dụ: Cho mạch đếm hình "1" "1" bên: "1" "1" d Hãy nêu đặc điểm Q0 (LSB) Q1 J Q J Q FF CLOCK e Hãy nhận xét ngõ CLK CLK CLR FF cho Q Q K K biết FF bị xóa ngõ ? f Hãy vẽ dạng sóng ngõ FF theo chu kỳ CK nhận xét tần số ngõ Q2 Clock K CLR IV: THANH GHI DỊCH THANH GHI VÀO NỐI TIẾP - RA NỐI TIẾP FF0 Dữ liệu vào nối tiếp D PRE FF1 Q0 Q CK D FF0 Dữ liệu vào nối tiếp D D CLR 1 PRE FF1 Q D FF3 Q2 Q D CLR 1 PRE CLR FF2 Q PRE Q3 Q Dữ liệu nối tiếp CK D CK CLR CK Q PRE CK CK (a) FF2 Q1 CK CLR CK PRE PRE Q FF3 Q D CK CLR 1 PRE Q CK CLR CLR (a) Trước bắt đầu dịch liệu Bảng trạng thái Seq CK D0= Di D1= Q0 D2= Q1 D3= Q2 Q0 Q1 Q2 Q3 0 Di0 0 0 0 ↑ Di1 Di0 0 Di0 0 ↑ Di2 Di1 Di0 Di1 Di0 0 38 ↑ Di3 Di2 Di1 Di0 Di2 Di1 Di0 ↑ Di4 Di3 Di2 Di1 Di3 Di2 Di1 Di0 ↑ Di5 Di4 Di3 Di2 Di4 Di3 Di2 Di1 ↑ Di6 Di5 Di4 Di3 Di5 Di4 Di3 Di2 Lấy liệu ngõ Q0 trễ chu kỳ xung clock (CK) so với liệu ngõ vào Lấy liệu ngõ Q1 trễ chu kỳ xung clock (CK) so với liệu ngõ vào Lấy liệu ngõ Q2 trễ chu kỳ xung clock (CK) so với liệu ngõ vào Lấy liệu ngõ Q3 trễ chu kỳ xung clock (CK) so với liệu ngõ vào FF0 Dữ liệu D vào nối tiếp D PRE CK Q D PRE FF2 Q1 Q CK CLR CK FF1 Q0 D PRE FF3 Q2 Q D CK CLR 1 PRE FF4 Q Q3 CK CLR D PRE Q CK CLR Q Q4 Dữ liệu nối tiếp CLR CK D 1 Q0 Q1 Q2 Q3 Q4 THANH GHI VÀO NỐI TIẾP - RA SONG – SONG Lấy liệu ngõ Q0Q1Q2Q3 sau chu kỳ xung clock (CK) FF0 Dữ liệu vào nối tiếp CK D PRE CK Q0 FF1 Q D PRE Dữ liệu song song Q1 FF2 PRE Q Q D CK CLR CK CLR CLR Q2 FF3 D PRE Q3 Q CK CLR Q SRG4 D CK Q0 Q1 Q2 Q3 Hình Kí hiệu ghi dịch bit vào nối tiếp song song THANH GHI VÀO SONG SONG - RA NỐI TIẾP 39 D0 D1 D2 D3 Shift/Load G4 PRE D Q G1 CK PRE D Q0 CK FF0 G5 Q G2 D Q1 CK CLR FF1 G6 PRE Q G3 D Q2 CK CLR FF2 PRE Q CK CLR FF3 CLR Q3 Ngõ liệu nối tiếp MẠCH ĐẾM VÒNG : Đặc điểm mạch đếm vòng Là dạng mạch đếm đồng bộ, biến thể từ ghi dịch THANH GHI VÀO NỐI TIẾP - RA NỐI TIẾP Lấy ngõ Q FF cuối mạch THANH GHI VÀO NỐI TIẾP - RA NỐI TIẾP làm liệu FF đầu: D0 Qn1 (với n số FF) Trạng thái ban đầu FF: Q0 ; Q1 Q2 Qn1 Mạch đếm vòng có mod = n, với n số FF; Ví dụ: Mạch đếm vòng bit (mod 4) :1000010000100001100001000010… Mạch đếm vòng bit có ngõ Q0Q1Q2Q3 , ngõ Q3 D0 , trạng thái ban đầu 1000 FF0 Dữ liệu vào nối tiếp CK D PRE FF1 Q0 Q CK D PRE FF2 Q1 Q CK CLR D PRE CK CLR FF3 Q Q2 D PRE Q Q3 Dữ liệu nối tiếp CK CLR CLR Q Bảng trạng thái mạch đếm vòng bit: Seq CK D0= Q3 D1= Q0 D2= Q1 D3= Q2 Q0 Q1 Q2 Q3 0 0 0 ↑ 0 0 0 ↑ 0 0 ↑ 0 0 0 ↑ 0 0 ↑ ↑ Mạch đếm vòng bit (mod 4) 40 Ví dụ: Thiết kế mạch Mạch đếm vòng bit theo giản đồ sau 1000010000100001100001000010… dùng FF-D có đặc điểm Pre, Clr tích mức thấp, CK tác động cạnh xuống (SV thiết kế tương tự mạch đếm đồng mod khác n) MẠCH ĐẾM VÒNG XOẮN (JOHNSON): Đặc điểm mạch đếm vòng Là dạng mạch đếm đồng bộ, biến thể từ ghi dịch THANH GHI VÀO NỐI TIẾP - RA NỐI TIẾP Lấy ngõ Q FF cuối mạch THANH GHI VÀO NỐI TIẾP - RA NỐI TIẾP làm liệu FF đầu: D0 Q n1 (với n số FF) Trạng thái ban đầu FF: Q0 Q1 Q2 Qn1 Mạch đếm vòng xoắn có mod = 2n, với n số FF; Ví dụ: Mạch đếm vòng xoắn (Johnson) bit (mod 8) 00001000110011101111011100110111000010001100… Mạch đếm vòng xoắn (Johnson) bit (mod 8) có ngõ Q0Q1Q2Q3 , ngõ Q3 D0 , trạng thái ban đầu 0000 FF0 Dữ liệu vào nối tiếp CK D PRE FF1 Q0 Q CK D PRE FF2 Q Q1 CK CLR D PRE CK CLR FF3 Q Q2 D PRE Q Q3 Dữ liệu nối tiếp CK CLR CLR Q Bảng trạng thái mạch đếm vòng xoắn bit: Seq CK D0= Q D1= Q0 D2= Q1 D3= Q2 Q0 Q1 Q2 Q3 0 0 0 0 ↑ 1 0 0 ↑ 1 1 0 ↑ 1 1 1 ↑ 1 1 1 ↑ 0 1 1 ↑ 0 0 1 ↑ 0 0 0 41 ↑ 0 0 0 Mạch đếm vòng bit (mod 8) Ví dụ: Thiết kế mạch Mạch đếm vòng xoắn (Johnson) bit theo giản đồ sau: 0000100011001110111101110011000100001000… dùng FF-D có đặc điểm Pre, Clr tích mức thấp, CK tác động cạnh lên (SV thiết kế tương tự mạch đếm đồng mod khác n) MẠCH TUẦN TỰ MỞ RỘNG Thiết kế mạch đếm hiển thị số thập phân led đoạn theo giản đồ sau: 234523456782345… Gợi ý bảng trạng thái - Dùng FF –T Thêm bit vào trạng thái để phân biệt chu trình đếm Mạch đếm có ngõ ra, Q4Q3Q2Q1Q0 , ngõ Q3 , Q2 , Q1 , Q0 đưa vào ngõ mạch giải mã led đoạn 0001000011001000010110010100111010010101101101011111 00000010000110010000101 Seq CK Q4 Q3 Q2 Q1 Q0 Q’4 Q’3 Q’2 Q’1 Q’0 T4 T3 T2 T1 T0 0 0 0 X X X X X X X X X X ↑ 0 0 X X X X X X X X X X ↑ 0 0 0 1 0 0 ↑ 0 1 0 0 0 1 ↑ 0 0 0 1 0 0 ↑ 0 1 0 0 1 ↑ 0 1 X X X X X X X X X X ↑ 0 1 X X X X X X X X X X ↑ 0 X X X X X X X X X X ↑ 0 X X X X X X X X X X 10 ↑ 1 X X X X X X X X X X 11 ↑ 1 X X X X X X X X X X 12 ↑ 1 0 X X X X X X X X X X 13 ↑ 1 X X X X X X X X X X 14 ↑ 1 X X X X X X X X X X 15 ↑ 1 1 X X X X X X X X X X 42 16 ↑ 0 0 X X X X X X X X X X 17 ↑ 0 X X X X X X X X X X 18 ↑ 0 1 0 1 0 0 19 ↑ 0 1 1 0 0 1 20 ↑ 1 0 1 0 0 21 ↑ 1 1 1 0 0 1 22 ↑ 1 1 1 0 0 23 ↑ 1 1 1 0 0 1 1 24 ↑ 1 0 0 0 1 25 ↑ 1 0 X X X X X X X X X X 26 ↑ 1 X X X X X X X X X X 27 ↑ 1 1 X X X X X X X X X X 28 ↑ 1 0 X X X X X X X X X X 29 ↑ 1 1 X X X X X X X X X X 30 ↑ 1 1 X X X X X X X X X X 31 ↑ 1 1 X X X X X X X X X X 0001000011001000010110010100111010010101101101011111 00000010000110010000101 Seq DEC Q4 Q3 Q2 Q1 Q0 Q’4 Q’3 Q’2 Q’1 Q’0 T4 T3 T2 T1 T0 CK 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 1 18 0 1 0 1 0 0 19 0 1 1 0 0 1 20 1 0 1 0 0 21 1 1 1 0 0 1 22 1 1 1 0 0 10 23 1 1 1 0 0 1 1 11 24 1 0 0 0 1 Các trạng thái lại ngõ tùy định Viết hàm ngõ vào FF: T0 2,3,4,5,18,19,20,21,22,23 d 0,1,6,7,8,9,10,11,12,13,14,15,16,17,25,26,27,28,29,30,31 T0 2,3,4,5,18,19,20,21,22,23 d 0,1,6,7,8,9,10,11,12,13,14,15,16,17,25,26,27,28,29,30,31 T0 2,3,4,5,18,19,20,21,22,23 d 0,1,6,7,8,9,10,11,12,13,14,15,16,17,25,26,27,28,29,30,31 T0 2,3,4,5,18,19,20,21,22,23 d 0,1,6,7,8,9,10,11,12,13,14,15,16,17,25,26,27,28,29,30,31 T0 2,3,4,5,18,19,20,21,22,23 d 0,1,6,7,8,9,10,11,12,13,14,15,16,17,25,26,27,28,29,30,31 43 Thiết kế mạch đếm hiển thị số thập phân led đoạn theo giản đồ sau: 234523456782345 Seq CK Q4 Q3 Q2 Q1 Q0 T4 T3 T2 T1 T0 0 0 0 X X X X X ↑ 0 0 X X X X X ↑ 0 0 0 ↑ 0 1 0 1 ↑ 0 0 0 0 ↑ 0 1 0 1 ↑ 0 1 X X X X X ↑ 0 1 X X X X X ↑ 0 X X X X X ↑ 0 X X X X X 10 ↑ 1 X X X X X 11 ↑ 1 X X X X X 12 ↑ 1 0 X X X X X 13 ↑ 1 X X X X X 14 ↑ 1 X X X X X 15 ↑ 1 1 X X X X X 16 ↑ 0 0 X X X X X 17 ↑ 0 X X X X X 18 ↑ 0 0 0 19 ↑ 0 1 0 1 20 ↑ 1 0 0 0 21 ↑ 1 0 1 22 ↑ 1 0 0 23 ↑ 1 1 1 1 24 ↑ 1 0 0 1 25 ↑ 1 0 X X X X X 26 ↑ 1 X X X X X 27 ↑ 1 1 X X X X X 28 ↑ 1 0 X X X X X 29 ↑ 1 1 X X X X X 30 ↑ 1 1 X X X X X 31 ↑ 1 1 X X X X X 234523456782345 44 Seq CK Q4 Q3 Q2 Q1 Q0 T4 T3 T2 T1 T0 ↑ 0 0 0 ↑ 0 1 0 1 ↑ 0 0 0 0 ↑ 0 1 0 1 ↑ 0 0 0 ↑ 0 1 0 1 ↑ 1 0 0 0 ↑ 1 0 1 ↑ 1 0 0 10 ↑ 1 1 1 1 11 ↑ 1 0 0 1 234523456782345 Seq CK Q4 Q3 Q2 Q1 Q0 T4 T3 T2 T1 T0 ↑ 0 0 0 ↑ 0 1 0 1 ↑ 0 0 0 0 ↑ 0 1 0 1 ↑ 0 0 0 ↑ 0 1 0 1 ↑ 1 0 0 0 ↑ 1 0 1 ↑ 1 0 0 10 ↑ 1 1 1 1 11 ↑ 1 0 0 1 Thiết kế mạch đếm hiển thị số thập phân led đoạn theo giản đồ sau: 234523456782345… Seq CK Q4 Q3 Q2 Q1 Q0 Q’4 Q’3 Q’2 Q’1 Q’0 T4 T3 T2 T1 T0 ↑ 0 0 0 1 0 0 ↑ 0 1 0 0 0 1 ↑ 0 0 0 1 0 0 ↑ 0 1 0 0 1 ↑ 0 1 0 1 0 0 ↑ 0 1 1 0 0 1 ↑ 1 0 1 0 0 45 ↑ 1 1 1 0 0 1 ↑ 1 1 1 0 0 10 ↑ 1 1 1 0 0 1 1 11 ↑ 1 0 0 0 1 Seq CK Q4 Q3 Q2 Q1 Q0 T4 T3 T2 T1 T0 ↑ 0 0 0 ↑ 0 1 0 1 ↑ 0 0 0 0 ↑ 0 1 1 1 ↑ 0 0 0 ↑ 0 1 0 1 ↑ 1 0 0 0 ↑ 1 0 1 ↑ 1 0 0 10 ↑ 1 1 1 1 11 ↑ 1 0 1 Seq CK Q4 Q3 Q2 Q1 Q0 Q’4 Q’3 Q’2 Q’1 Q’0 T4 T3 T2 T1 T0 ↑ 0 0 0 1 0 0 ↑ 0 1 0 0 0 1 ↑ 0 0 0 1 0 0 ↑ 0 1 0 1 1 ↑ 0 1 0 1 0 0 ↑ 0 1 1 0 0 1 ↑ 1 0 1 0 0 ↑ 1 1 1 0 0 1 ↑ 1 1 1 0 0 10 ↑ 1 1 1 0 0 1 1 11 ↑ 1 0 0 0 1 1 Q4=0 Q4=1 Q3 Q2 00 01 11 10 10 11 01 00 Q1 Q0 00 46 01 11 10 DK: Điều khiển tải liệu LD LD : Load liệu 0010 Lượt 1: 0110 Load liệu 0010, LD=0, DK=0, kết thúc lượt DK từ 01 LD1 Q2 Q1 Q2Q1 ; Trạng thái 0110 làm DK từ 01 Lượt 2: 1001 Load liệu 0010, LD=0, DK=1, kết thúc lượt DK từ 10 LD2 Q3 Q0 Q3Q0 DK=0 điều khiển LD1 (tải) trạng thái 0110 Q2Q1 ; DK=1 điều khiển LD2 (tải) trạng thái 1001 Q3Q0 ; LD LD1.DK LD2 DK Lượt Trạng thái 0110 làm DK từ 01 Lượt Trạng thái 1001 làm DK từ 10 Nên trạng thái 0110 /DK=0 1001/DK=1 dùng làm xung kích cho FF có ngõ Q=DK ; CK LD1.DK LD2 DK Seq CK Q3 Q2 Q1 Q0 DK LD ↑ 0 0 ↑ 0 1 ↑ 0 ↑ 1 1 0 ↑ 0 1 ↑ 0 1 1 ↑ 0 1 ↑ 1 1 10 ↑ 1 1 11 ↑ 1 1 12 ↑ 0 1 13 0 1 14 ↑ 0 0 47 ... b .Thiết kế mạch đếm đồng mod khác 2n: (Tương tự thiết kế mạch đếm đồng mod 2n, trạng thái khơng có trạng thái mạch đếm ta chọn trạng thái tuỳ định) Bước 1: Chọn số FF: Căn số ngõ mạch đếm (số. .. b .Thiết kế mạch đếm đồng mod 2n: Bước 1: Chọn số FF: Căn số ngõ mạch đếm (số FF) số trạng thái; Căn mod M mạch đếm, chọn số FF n phải thỏa mãn điều kiện sau: 2n-1 < M ≤ 2n (với n Є Z+) 21 Số. .. (Toggle) II Mạch đếm không đồng bộ: Các bước thiết kế mạch đếm bất đồng Mod M=2n: Nguyên tắc thiết kế chung mạch đếm không đồng bộ: Các ngõ vào liệu FF: Để thực mạch đếm không đồng tất FF phải kết
Ngày đăng: 14/02/2019, 11:50
Xem thêm: