GIỚI THIỆU VỀ VI ĐIỀU KHIỂN AT89C51

68 7.6K 16
GIỚI THIỆU VỀ VI ĐIỀU KHIỂN AT89C51

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

Thông tin tài liệu

AT9C51 là một hệ vi tính 8 bit đơn chíp CMOS có hiệu suất cao,công suất nguồn tiêu thụ thấp và có 4Kbyte bộ nhớ ROM Flash xoá được lập trình được. Chip này được sản xuất dựa vào công nghệ bộ nhớ không mất nội dung có độ tích hợp cao của Atmel. Chip AT89C51 cũng tương thích với tập lệnh và các chân ra của chuẩn công nghiệp MCS-51. Flash trên chip này cho phép bộ nhớ chương trình được lập trình lại trên hệ thống hoặc bằng bộ lập trình bộ nhớ không mất nội dung qui ước. Bằng cách kết hợp một CPU linh hoạt 8 bit với Flash trên một chip đơn thể, Atmel 89C51 là một hệ vi tính 8 bit đơn chip mạnh cho ta một giải pháp có hiệu quả về chi phí và rất linh hoạt đối với các ứng dụng điều khiển. AT89C51 có các đặc trưng sau: 4Kbyte Flash, 128 byte Ram, 32 đường xuất nhập, hai bộ định thời / đếm 16 bit, một cấu trúc ngắt 2 mức ưu tiên và 5 nguyên nhân ngắt, một port nối tiếp song công, mạch dao động và tạo xung clock trên chip. Ngoài ra AT8951 được thiết kế với logic tĩnh cho hoạt đông có tần số giảm xuống 0 và hỗ trợ hai chế độ tiết kiệm năng lượng được lựa chọn bằng phần mềm. Chế độ nghĩ dừng CPU trong khi vẫn cho phép RAM, các bộ định thời / đếm, port nối tiếp và hệ thống ngắt tiếp tục hoạt động. Chế độ nguồn giảm duy trì nội dung của RAM nhưng không cho mạch dao động cung cấp xung clock nhằm vô hiệu hoá các hoạt động khác của chip cho đến khi có reset cứng tiếp theo.

GIỚI THIỆU VỀ VI ĐIỀU KHIỂN AT89C51 1 CHƯƠNG I: GIỚI THIỆU VỀ VI ĐIỀU KHIỂN AT89C51 I. MÔ TẢ: AT9C51 là một hệ vi tính 8 bit đơn chíp CMOS có hiệu suất cao,công suất nguồn tiêu thụ thấp và có 4Kbyte bộ nhớ ROM Flash xoá được lập trình được. Chip này được sản xuất dựa vào công nghệ bộ nhớ không mất nội dung có độ tích hợp cao của Atmel. Chip AT89C51 cũng tương thích với tập lệnh và các chân ra của chuẩn công nghiệp MCS-51. Flash trên chip này cho phép bộ nhớ chương trình được lập trình lại trên hệ thống hoặc bằng bộ lập trình bộ nhớ không mất nội dung qui ước. Bằng cách kết hợp một CPU linh hoạt 8 bit với Flash trên một chip đơn thể, Atmel 89C51 là một hệ vi tính 8 bit đơn chip mạnh cho ta một giải pháp có hiệu quả về chi phí và rất linh hoạt đối với các ứng dụng điều khiển. AT89C51 có các đặc trưng sau: 4Kbyte Flash, 128 byte Ram, 32 đường xuất nhập, hai bộ định thời / đếm 16 bit, một cấu trúc ngắt 2 mức ưu tiên và 5 nguyên nhân ngắt, một port nối tiếp song công, mạch dao động và tạo xung clock trên chip. Ngoài ra AT8951 được thiết kế với logic tĩnh cho hoạt đông có tần số giảm xuống 0 và hỗ trợ hai chế độ tiết kiệm năng lượng được lựa chọn bằng phần mềm. Chế độ nghĩ dừng CPU trong khi vẫn cho phép RAM, các bộ định thời / đếm, port nối tiếp và hệ thống ngắt tiếp tục hoạt động. Chế độ nguồn giảm duy trì nội dung của RAM nhưng không cho mạch dao động cung cấp xung clock nhằm vô hiệu hoá các hoạt động khác của chip cho đến khi có reset cứng tiếp theo. Các đặc điểm của 8951 được tóm tắt như sau:  4 KB bộ nhớ có thể lập trình lại nhanh, có khả năng tới 1000 chu kỳ ghi xoá  Tần số hoạt động từ: 0Hz đến 24 MHz 2  3 mức khóa bộ nhớ lập trình  2 bộ Timer/counter 16 Bit  128 Byte RAM nội.  4 Port xuất /nhập I/O 8 bit.  Giao tiếp nối tiếp.  64 KB vùng nhớ mã ngồi  64 KB vùng nhớ dữ liệu ngoại.  Xử lý Boolean (hoạt động trên bit đơn).  210 vị trí nhớ có thể định vị bit.  4 s cho hoạt động nhân hoặc chia. II. CÁC CẤU HÌNH CHÂN RA: 1/ SƠ ĐỒ KHỐI CỦA AT89C51: 3 2/ SƠ LƯỢC CÁC CHÂN CỦA AT89C51 *MÔ TẢ CÁC CHÂN: -VCC: chân cung cấp điện. -GND: chân nối đất. -Port 0: gồm 8 chân 32-39 (P0.0…P0,7) Port 0 là port có 2 chức năng. Trong các thiết kế cỡ nhỏ không dùng bộ nhớ mở rộng nó có chức năng như các đường IO. Đối với các thiết kế cỡ lớn có bộ nhớ mở rộng, nó được kết hợp giữa bus địa chỉ và bus dữ liệu. -Port1: chân 1-8 (P1.0…P1.7) Port 1 là port IO. Có thể dùng cho giao tiếp với các thiết bị ngoài nếu cần. Port 1 không có chức năng khác, vậy chúng chỉ được dùng cho giao tiếp với các thiết bị bên ngoài. -Port 2: chân 21-28 (P2.0….P2.7) 4 Port 2 là port có tác dụng kép. Được dùng như các đường xuất nhập hoặc byte cao của bus địa chỉ đối với các thiết bị dùng bộ nhớ mở rộng. -Port 3: chân 10-17 (P3.0…P3.7) Port 3 là port xuất nhập 8 bit 2 chiều có các điện trở kéo lên bên trong. Các chân của port này có nhiều chức năng, các công dụng chuyển đổi có lien hệ với các đặc tính đặc biệt của 8951 -RST: Ngõ vào reset. Mức cao trên chân này trong 2 chu kỳ máy trong khi bộ dao động đang hoạt động sẽ reset AT89C51. -ALE/ PROG Xung của ngõ ra cho phép chốt địa chỉ ALE (address latch enable) cho phép chốt byte thấp của địa chỉ trong thời gian truy xuất bộ nhớ ngoài. Chân này cũng được dùng làm ngõ vào xung lập trình ( PROG ) trong thời gian lập trình Flash. Khi hoạt động bình thường, xung của ngõ ra ALE luôn luôn có tần số bằng 1/6 tần số của mạch dao động trên chip, có thể được sử dụng cho các mục đích định thời từ bên ngoài và tạo xung clock. Tuy nhiên cần lưu ý là một xung ALE sẽ bị bỏ qua trong mỗi chu kỳ truy xuất bộ nhớ dữ liệu ngoài. Khi cần, hoạt động cho phép chốt byte thấp của địa chỉ sẽ được vô hiệu hoá bằng cách set bit 0 của thanh ghi chức năng đặc biệt có địa chỉ byte là 8EH. Khi bit này được set, ALE chỉ tích cực tring thời gian thực thi lệnh MOVX hoặc MOVC. Ngược lại chân này sẽ được kéo lên mức cao. Việc set bit không cho phép hoạt động chốt byte thấp của địa chỉ sẽ không có tác dụng nếu bộ vi điều khiển đang chế độ thực thi chương trình ngoài. - PSEN : Chân cho phép bộ nhớ chương trình PSEN (program store enable) điều khiển truy xuất bộ nhớ chuơng trình ngoài. Khi AT89C51 đang thực thi chương trình trong bộ nhớ chương trình ngoài, PSEN tích cực 2 lần cho mỗi chu kỳ máy, 5 ngoại trừ trường hợp 2 tác động của PSEN bị bỏ qua cho mỗi truy xuất bộ nhớ dữ liệu ngoài. - EA / Vpp: Chân cho phép truy xuất bộ nhớ ngoài EA (external access enable) phải được nối với GND để cho phép chip vi điều khiển tìm nạp lệnh từ các vị trí nhớ của bộ nhớ chương trình ngoài, bắt đầu từ địa chỉ 0000H cho đến FFFFH. Tuy nhiên cần lưu ý là nếu có bit khoá 1(clock bit 1) được lập trình, EA sẽ được chốt bên trong khi reset. EA nên nối với Vcc để thực thi chương trình trong chip. Chân EA / Vpp còn nhận điện áp cho phép lập trình Vpp trong thời gian lập trình cho Flash, điện áp này cấp cho các bộ phận có yêu cầu điện áp 12V. -XTAL 1: Ngõ vào đến mạch khuyếch đại đảo dao động và ngõ vào đến mạch tạo xung clock bên trong chip. -XTAL 2: Ngõ ra từ mạch khuyết đại đảo của mạch dao động. Hình: Mạch dao động III. CẤU TRÚC RAM NỘI CỦA 8951: Bản đồ bộ nhớ Data trên Chip như sau: 6 7F FF F0 F7 F6 F5 F4 F3 F2 F1 F0 B RAM đa dụng E0 E7 E6 E5 E4 E 3 E2 E1 E0 ACC D0 D7 D6 D5 D4 D 3 D2 D1 D0 PSW 30 B8 - - - BC B B B A B9 B8 IP 2F 7F 7E 7D 7C 7B 7A 79 78 2E 77 76 75 74 73 72 71 70 B0 B7 B6 B5 B4 B3 B2 B1 B0 P.3 2D 6F 6E 6D 6C 6B 6A 69 68 2C 67 66 65 64 63 62 61 60 A8 AF AC A B A A A9 A8 IE 2B 5F 5E 5D 5C 5B 5A 59 58 2A 57 56 55 54 53 52 51 50 A0 A7 A6 A5 A4 A3 A2 A1 A0 P2 29 4F 4E 4D 4C 4B 4A 49 48 28 47 46 45 44 43 42 41 40 99 không được địa chỉ hoá bit SBUF 27 3F 3E 3D 3C 3B 3A 39 38 98 9F 9E 9D 9C 9B 9A 99 98 SCON 26 37 36 35 34 33 32 31 30 25 2F 2E 2D 2C 2B 2A 29 28 90 97 96 95 94 93 92 91 90 P1 24 27 26 25 24 23 22 21 20 23 1F 1E 1D 1C 1B 1A 19 18 8D không được địa chỉ hoá bit TH1 Địa chỉ byte Địa chỉ bit Địa chỉ bit Địa chỉ byte 7 22 17 16 15 14 13 12 11 10 8C không được địa chỉ hoá bit TH0 21 0F 0E 0D 0C 0B 0A 09 08 8B không được địa chỉ hoá bit TL1 20 07 06 05 04 03 02 01 00 8A không được địa chỉ hoá bit TL0 1F Bank 3 89 không được địa chỉ hoá bit TMO D 18 88 8F 8E 8D 8C 8B 8A 89 88 TCO N 17 Bank 2 87 không được địa chỉ hoá bit PCON 10 0F Bank 1 83 không được địa chỉ hoá bit DPH 08 82 không được địa chỉ hoá bit DPL 07 Bank thanh ghi 0 81 không được địa chỉ hoá bit SP 00 (mặc định cho R0 -R7) 88 87 86 85 84 83 82 81 80 P0 RAM CÁC THANH GHI CHỨC NĂNG ĐẶC BIỆT - AT8951 có 128 byte RAM nội có địa chỉ từ 00H đến FFH 1/ Vùng bank thanh ghi: -Bao gồm 32 byte bắt đầu từ 00H 1FH được chia thành 4 bank, mỗi bank bao gồm 8 thanh ghi: + Bank 0: từ 00H 07H + Bank 1: từ 08H 0FH + Bank 2: từ 10H 17H + Bank 3: từ 18H 1FH - Mỗi bank gồm 8 thanh ghi từ R0  R7. Bank 0: R0=00H; R1=01H… Bank 1: R0=08H; R1=09H… - Tại một thời điểm chương trình chỉ có thể hoạt động với 1 bank thanh ghi mặc định là bank 0. 2/ Vùng RAM định vị bit: 8 - Gồm 16 byte có địa chỉ từ 20H  2FH trong vùng này ta có thể tác động tới từng bit. Có nghĩa la có thể set bit đó lên 1 hoặc clear bit đó về 0. - Có 128 bit trong vùng RAM định vị bit có địa chỉ từ 00H7FH. 3/ Vùng RAM đa dụng: Có địa chỉ từ 30H 7FH(80 byte) có thể sử dụng làm bất cứ công việc gì trong chương trình. 4/ Vùng các thanh ghi đặc biệt: Có dịa chỉ từ 80H FFH. - Thanh ghi tích luỹ A (ACC: Accumulartor) là thanh ghi trung gian thường được sử dụng để chứa lưu giá trị trong các lệnh chương trình có địa chỉ là E0H. Vd: Mov A, #3FH Lấy 3FH đưa vào A. Mov A, 3FH Lấy nội dung của 3FH đưa vào A. - Thanh ghi B: có địa chỉ là F)H là thanh ghi được dùng kết hợp với thanh ghi A trong các phép toán. Vd: Mul AB Nhân thanh ghi A và B với nhau, đươc kết quả đưa vào A. Div AB Chia A với B, kết quả đưa vào A, số dư đưa vào B. - Thanh ghi PSW (Program status word): Là thanh ghi chứa trạng thái của chương trình. 9 Từ trạng thái chương trình ở địa chỉ D0H được tóm tắt như sau: BIT SYMBOL ADDRESS DESCRIPTION PSW.7 CY D7H Cary Flag PSW.6 AC D6H Auxiliary Cary Flag PSW.5 F0 D5H Flag 0 PSW4 RS1 D4H Register Bank Select 1 PSW.3 RS0 D3H Register Bank Select 0 00=Bank 0; address 00H07H 01=Bank 1; address 08H0FH 10=Bank 2; address 10H17H 11=Bank 3; address 18H1FH PSW.2 OV D2H Overlow Flag PSW.1 - D1H Reserved PSW.0 P DOH Even Parity Flag  CY: là cờ nhớ, CY sẽ set lên 1 khi thực hiện phép cộng có xảy ra nhớ, hoăc khi thực hiện phép trừ có xảy ra mượn.  AC (Auxiliary carrier) là cờ nhớ phụ khi cộng các số BCD. Cờ nhớ phụ sẽ set lên 1 nếu kết quả của 4 bit thấp nằm trong khoảng từ 0AH đến 0FH.  F0: là cờ nhớ dành cho người sử dụng.  RS1, RS0: quyết định dãy thanh ghi tích cực. Chúng được xoá sau khi reset hệ thống và được thay đối bởi phần mềm khi cần thiết. . GIỚI THIỆU VỀ VI ĐIỀU KHIỂN AT89C51 1 CHƯƠNG I: GIỚI THIỆU VỀ VI ĐIỀU KHIỂN AT89C51 I. MÔ TẢ: AT9C51 là một hệ vi tính 8 bit đơn chíp. 89C51 là một hệ vi tính 8 bit đơn chip mạnh cho ta một giải pháp có hiệu quả về chi phí và rất linh hoạt đối với các ứng dụng điều khiển. AT89C51 có các

Ngày đăng: 13/08/2013, 10:12

Hình ảnh liên quan

II. CÁC CẤU HÌNH CHÂN RA: - GIỚI THIỆU VỀ VI ĐIỀU KHIỂN AT89C51
II. CÁC CẤU HÌNH CHÂN RA: Xem tại trang 3 của tài liệu.
Hình :M ạch dao động - GIỚI THIỆU VỀ VI ĐIỀU KHIỂN AT89C51

nh.

M ạch dao động Xem tại trang 6 của tài liệu.
Dựa vào bảng trên ta cĩ thể chọn thanh ghi bank nào muốn chọn. - GIỚI THIỆU VỀ VI ĐIỀU KHIỂN AT89C51

a.

vào bảng trên ta cĩ thể chọn thanh ghi bank nào muốn chọn Xem tại trang 11 của tài liệu.
- Cont rỏ Ngăn xếp SP (Stack Pointer): - GIỚI THIỆU VỀ VI ĐIỀU KHIỂN AT89C51

ont.

rỏ Ngăn xếp SP (Stack Pointer): Xem tại trang 11 của tài liệu.
Hình: Accessing External Code Memory (Truy xuất bộ nhớ mã ngồi) - GIỚI THIỆU VỀ VI ĐIỀU KHIỂN AT89C51

nh.

Accessing External Code Memory (Truy xuất bộ nhớ mã ngồi) Xem tại trang 13 của tài liệu.
EPROM, RAM, … Hình sau đây cho phép kết nối nhiều EPROM và RAM. - GIỚI THIỆU VỀ VI ĐIỀU KHIỂN AT89C51

Hình sau.

đây cho phép kết nối nhiều EPROM và RAM Xem tại trang 15 của tài liệu.
Bảng làm việc của chế độ nguyên bước: - GIỚI THIỆU VỀ VI ĐIỀU KHIỂN AT89C51

Bảng l.

àm việc của chế độ nguyên bước: Xem tại trang 31 của tài liệu.
một phần của động cơ. Như vậy động cơ như hình vẽ cĩ ba pha A, B, C, từ trở - GIỚI THIỆU VỀ VI ĐIỀU KHIỂN AT89C51

m.

ột phần của động cơ. Như vậy động cơ như hình vẽ cĩ ba pha A, B, C, từ trở Xem tại trang 35 của tài liệu.

Từ khóa liên quan

Tài liệu cùng người dùng

Tài liệu liên quan