Đo ở tốc độ đếm cao là một vấn đề đã được nhắc tới nhiều lần trong các chương trước. Trong chương này tôi sẽ tập trung vào trình bày các hệ thống đầu dò được thiết kế riêng để phục vụ mục đích đếm với tốc độ cao. Rất nhiều thông tin trong chương này được tôi thu thập từ tài liệu của các nhà sản xuất thiết bị. Mục đích chính của chương này là trình bày về cách để đạt được tốc độ xử lý cao (throughput) – tối đa số lượng xung được ghi trong phổ, khi tốc độ xung đi vào hệ thống cao. Tốc độ đếm cao luôn đi kèm với sự tồi đi của độ phân dải, sự dịch đỉnh, các sai số khi xác định thời gian chết. Do đó, khi tiến hành thiết lập một hệ thống tốc độ đếm cao, ta luôn luôn phải cân nhắc giữa tốc độ xử lý với độ phân giải và có thể là một số thông số khác. Một hệ phổ kế gamma thông thường được minh họa trong Hình 4.1, Chương 4. Gamma đi vào đầu dò sẽ tạo ra xung, xung được khuếch đại phổ khuếch đại và tạo dạng xung, sau đó truyền tới ADC, ADC đo độ cao xung. Mỗi thành phần trong hệ phổ kế có giới hạn tốc độ xử lý xung riêng. Trong một số trường hợp, giá trị này được công bố dưới dạng tốc độ xung đi qua hệ thống; hoặc năng lượng biến đổi được mỗi giây, trong một số trường hợp khác. Bảng 14.1 liệt kê các giới hạn tốc độ xử lý của các thành phần khác nhau của một hệ phổ kế thông thường. Cần lưu ý rằng các giá trị cực đại hoặc cực tiểu được đưa ra trong bảng không phải là các giá trị được khuyến cáo sử dụng. Độ chính xác của phép đo thời gian chết và độ phân giải bị giới hạn trong thực tế. Tôi có thể cần phải định nghĩa khái niệm “tốc độ đếm cao”. Tốc độ đếm được gọi là cao hay không sẽ phụ thuộc vào hoàn cảnh cụ thể. Chẳng hạn như khi so với các phân tích mẫu môi trường, hầu hết các phân tích kích hoạt đều là các phép đo có tốc độ đếm cao. Trong chương này, tốc độ đếm 100 000 số đếmgiây (cps) trở lên sẽ được coi là tốc độ đếm cao. Lưu ý giá trị này là giá trị tốc độ đếm lối vào, không phải là giá trị tốc độ xử lý xung của hệ phổ kế. Giá trị tốc độ đếm vào khoảng 40 000 cps được gọi là tốc độ đếm trung bình.
CHƯƠNG 14 Các hệ thống tốc độ đếm cao 14.1 GIỚI THIỆU Đo tốc độ đếm cao vấn đề nhắc tới nhiều lần chương trước Trong chương tập trung vào trình bày hệ thống đầu dò thiết kế riêng để phục vụ mục đích đếm với tốc độ cao Rất nhiều thông tin chương thu thập từ tài liệu nhà sản xuất thiết bị Mục đích chương trình bày cách để đạt tốc độ xử lý cao (throughput) – tối đa số lượng xung ghi phổ, tốc độ xung vào hệ thống cao Tốc độ đếm cao kèm với tồi độ phân dải, dịch đỉnh, sai số xác định thời gian chết Do đó, tiến hành thiết lập hệ thống tốc độ đếm cao, ta luôn phải cân nhắc tốc độ xử lý với độ phân giải số thông số khác Một hệ phổ kế gamma thơng thường minh họa Hình 4.1, Chương Gamma vào đầu dò tạo xung, xung khuếch đại phổ khuếch đại tạo dạng xung, sau truyền tới ADC, ADC đo độ cao xung Mỗi thành phần hệ phổ kế có giới hạn tốc độ xử lý xung riêng Trong số trường hợp, giá trị công bố dạng tốc độ xung qua hệ thống; lượng biến đổi giây, số trường hợp khác Bảng 14.1 liệt kê giới hạn tốc độ xử lý thành phần khác hệ phổ kế thông thường Cần lưu ý giá trị cực đại cực tiểu đưa bảng giá trị khuyến cáo sử dụng Độ xác phép đo thời gian chết độ phân giải bị giới hạn thực tế Tơi cần phải định nghĩa khái niệm “tốc độ đếm cao” Tốc độ đếm gọi cao hay khơng phụ thuộc vào hồn cảnh cụ thể Chẳng hạn so với phân tích mẫu mơi trường, hầu hết phân tích kích hoạt phép đo có tốc độ đếm cao Trong chương này, tốc độ đếm 100 000 số đếm/giây (cps) trở lên coi tốc độ đếm cao Lưu ý giá trị giá trị tốc độ đếm lối vào, giá trị tốc độ xử lý xung hệ phổ kế Giá trị tốc độ đếm vào khoảng 40 000 cps gọi tốc độ đếm trung bình Bảng 14.1 cho thấy, ADC khuếch đại phổ hai thành phần gây giới hạn tốc độ xử lý xung hệ phổ kế Tốc độ lối cả ADC lẫn khuếch đại phổ nhỏ tốc độ xung lối vào chúng Các khuếch đại phổ sử dụng hệ phổ kế tốc độ đếm cao trang bị gạt ngưỡng nhanh, phần mạch loại bỏ xung chồng chập, giúp tạo xung logic tương ứng với xung vào khuếch đại phổ (xem Chương 4, Hình 4.25) Các xung logic tạo thành đưa lối ICR (Input Count Rate) CRM (Count Rate Meter), từ cho phép ta đánh giá tốc độ lối vào Bảng 14.1 Giới hạn tốc độ xử lý xung thành phần hệ phổ kế Thành phần Giới hạn do: Cơ chế giới hạn Đầu dò Ge Tốc độ đếm Thời gian thu thập điện tích Tốc độ biến đổi lượng Tốc độ biến đổi lượng Tốc độ đếm Tiền khuếch đại Phản hồi trở Xóa Transitor Xử lý xung (khuếch đại phổ) ADC Wilkinson Thời gian chết/ xung () 0.2 đến 0.5 Giới hạn tốc độ (cps) a đến Dải động _ đến b Dải động thời gian xóa Độ rộng xung; xung chồng chập; phục hồi xung tải ~ 0.2 đến 100 đến Tốc độ biến đổi lượng Tốc độ đếm Thời gian biến đến 80 đến đổi Xấp xỉ gần Thời gian biến đến 25 đến liên tiếp đổi Bộ nhớ MCA Tốc độ đếm Thời gian lưu đến đến liệu a Giá trị tốc độ đếm làm tròn Giới hạn tốc độ dếm = thời gian chết /2.718 b Các giới hạn tiền khuếch đại dựa tốc độ biến đổi lượng MeV Các giới hạn đưa tính cho gamma lượng MeV Tại cần đếm tốc độ cao? Về nguyên lý, khó khăn gặp phải với tốc độ đếm cao khắc phục cách đơn giản cách đo mẫu có kích thước nhỏ hơn, tăng khoảng cách mẫu (tận dụng quy luật giảm hoạt độ theo bình phương khoảng cách) cách giới hạn góc nhìn đầu dò mẫu cách sử dụng chuẩn trực (một số hệ thống xây dựng để có khả tự động điều chỉnh khoảng cách mẫu đầu dò, góc mở chuẩn trực, để điều chỉnh tốc độ đếm hệ dài làm việc) Tuy nhiên, số trường hợp giải pháp kể áp dụng được; chẳng hạn phân tích kích hoạt, ta khơng biết trước hoạt độ mẫu cần đo, phép đo cần phải tiến hành điều kiện chuẩn Trong số ứng dụng khác, thường xuyên làm việc tốc độ đếm thấp, hệ thống có khả xử lý tốc độ đếm cao yêu cầu Chẳng hạn trạm quan trắc khu vực gần lò phản ứng hạt nhân quan trắc môi trường, hệ phổ kế dùng trạm cần phải có khả xử lý tốc độ đếm cao để nhận diện trường hợp tai nạn, cố Khi đo mẫu có chứa đồng vị có thời gian bán rã ngắn ta gặp phải trường hợp tốc độ đếm ban đầu cao, sau giảm dần theo thời gian Đơi khi, đo gamma có cường độ phát yếu nằm lẫn hoạt độ ma trận cao, ta cần phải chấp nhận tốc độ đếm cao để tích lỹ đủ số đếm thống kê, qua giúp phép đo đạt độ tin cậy thống kê cần thiết Một yếu tố khác dẫn tới việc lựa chọn giải pháp làm việc tốc độ đếm cao liên quan tới tốc độ xử lý mẫu; tốc độ đếm cao, đạt tăng kích thước mẫu giảm khoảng cách nguồn – đầu dò, cho phép ta thu nhiều số đếm khoảng thời gian ngắn mà không làm giảm độ tin cậy thống kê phép đo Tuy nhiên, bỏ qua giới hạn tài (hệ tốc độ đếm cao cần sử dụng thiết bị đặc biệt có giá thành cao), hiệu ứng phơng liên tục cao phía đỉnh gây hệ qua không mong muốn lên MDA 14.2 TỐC ĐỘ XỬ LÝ CỦA ĐẦU DÒ Tốc độ xung lối đầu dò liên quan tới thời gian cần để thu thập tồn điện tích tạo đầu dò tương ứng với kiện xạ tới Trong chương 3, Phần 3.6, tơi trình bày biến đổi thời gian thu thập điện tích theo cao đầu dò, Hình 3.10, ta thấy với vùng điện trường mạnh cỡ lớn , tốc độ di chuyển điện tử khoảng , tốc độ di chuyển lỗ trống vào cỡ Thời gian cần để thu thập tất điện tích phụ thuộc vào khoảng cách mà điện tử lỗ trống phải di chuyển bên đầu dò dò, nghĩa phụ thuộc kích thước đầu dò vị trí mà điện tử lỗ trống thời điểm chúng sinh Để đơn giản hóa vấn đề, ta xem xét đầu dò đồng trục trụ có chiều cao hai lần đường kính (Hình 14.1) giả thiết lỗ trống tạo gần a-nốt đầu dò có thời gian thu thập dài (thời gian để lỗ trống di chuyển ca-tốt) Bán kính đầu dò, khoảng cách mà lỗ trống phải di chuyển, tính từ thể tích đầu dò, thơng qua cơng thức thực nghiệm sau: Hình 14.1 Đầu dò trụ đồng trục với chiều cao hai lần bán kính Từ cơng cụ có, ta tính cách gần thời gian thu thập điện tích cực đại cho đầu dò có kích thước khác Hình 14.2 biểu diễn thay đổi thời gian thu thập điện tích theo hiệu suất ghi tương đối đầu dò Dữ liệu cho thấy, với đầu dò có kích thước lớn nhất, số lượng xung tạo khoảng thời gian giây không nhỏ xung Với thời gian thu thập điện tích 600 ns, trung bình có khoảng 1.6 triệu xung tạo lối đầu dò Khơng tính tới đóng góp xung ngẫu nhiên, giá trị phải chia cho e (2.7182), tốc độ xung lối đầu dò khoảng 600 000 xung/giây Hình 14.2 Thời gian thu thập điện tích cực đại theo hiệu suất ghi tương đối 1332.5 keV đầu dò Do vậy, đầu dò khơng phải thành phần gây giới hạn tốc độ xử lý xung mức tốc độ đếm mà ta xem xét (100 000 cps) Tuy nhiên, tơi trình bày Chương 4, thời gian tạo dạng xung khuếch đại phổ cần phải đặt giá trị lớn thời gian thu thập điện tích lý thuyết Đây nguyên nhân dẫn tới giới hạn tốc độ đếm hệ phổ kế Hình 14.2 nhắc nhở đầu dò kích thước nhỏ có thời gian thu thập điện tích ngắn phù hợp số trường hợp Việc sử dụng đầu dò nhỏ phù hợp việc sử dụng đầu dò kích thước lớn phải đo nguồn có hoạt độ cao Số lượng xung tạo đầu dò nhỏ đầu dò lớn, xung tạo đầu dò nhỏ có thời gian tăng trường xung ngắn (do thời gian thu thập điện tích ngắn hơn), xử lý tốt bị chồng chập Tuy nhiên, đầu dò kích thước lớn cần để thu thống kê tốt đo gamma lượng cao có cường độ phát yếu Các đầu dò lớn có tỷ số đỉnh phơng cao Thêm nữa, đỉnh có lượng cao, hiệu suất ghi đỉnh lượng toàn phần cao đầu dò lớn giúp diện tích đỉnh đạt độ xác thống kê cao Twomey et al (1991) chứng tỏ chuẩn trực cho đầu dò có kích thước lớn cho tốc độ đếm thu với tốc độ đếm thu đầu dò nhỏ khơng chuẩn trực cho kết tốt giá trị lượng Trong công bố mình, họ đưa số liệu so sánh đầu dò 12% với đầu dò 120% chuẩn trực; đầu dò lớn có phơng liên tục thấp vùng 500 keV (cao vùng 500 keV), có hiệu suất ghi đỉnh lượng tồn phần so với đầu dò nhỏ vùng lượng này, cải thiện tỷ số tín hiệu nhiễu vùng lượng thấp Tuy nhiên, việc sử dụng đầu dò lớn kèm theo kinh phí đầu tư cao, cần xem xét tình cụ thể 14.3 CÁC TIỀN KHUẾCH ĐẠI DÙNG CHO HỆ TỐC ĐỘ ĐẾM CAO Cơ chế hoạt động tiền khuếch đại phản hồi trở (RF) xóa bóng bán dẫn (TRPs) trình bày Chương 4, Phần 4.3 Một vài đặc điểm chúng so sánh Bảng 14.2, vài khác chúng xem xét cách chi tiết phần 14.3.1Sự bão hòa tốc độ biến đổi lượng Các tiền khuếch đạ phản hồi trở có giới hạn bản, làm hạn chế khả sử dụng chúng tốc độ đếm cao Trong tiền khuếch đại phản hồi trở, mạch phản hồi có vai trò xả điện tích chứa tụ phản hồi, khôi phục lại mức điện ban đầu Ở tốc độ đếm thấp, mạch hoạt động tốt Nhưng tốc độ đếm cao, mạch phản hồi xóa điện tích đủ nhanh Kết xung bị chồng chập, điện trung bình lối tiền khuếch đại tăng lên Khi tốc độ đếm tiếp tục tăng lên, giá trị điện đặt tới mức mà hoạt động bóng bán dẫn bên tiền khuếch đại bị ảnh hưởng Ban đầu, tượng xảy xung từ tiền khuếch đại khơng tuyến tính, sau tiền khuếch đại ngừng hoạt động Trong trường hợp này, ta gọi tiền khuếch đại bị bão hòa Đây khơng phải vấn đề gây ảnh hưởng nghiêm trọng tới tiền khuếch đại; trạng thái hoạt động bình thường khơi phục tốc độ độ đếm giảm xuống mức bình thường, nhiên nói tượng làm cho đầu dò ngừng hoạt động tạm thời Với hệ thống kiểm sốt khẩn cấp, việc đầu dò ngừng hoạt động chấp nhận cố xảy ra, tốc độ đếm tăng lên mức cao Khả xử lý xung cải thiện cách giảm giá trị trở phản hồi ), nhiên làm tăng độ phân giải Bảng 14.3 số số liệu đưa Canberra Cải thiện tốc độ xử lý xung cỡ bậc độ lớn làm độ rộng đỉnh 1332.5 keV tăng lên 18% Ở vùng lượng thấp hơn, độ phân giải chí bị tồi nhiều Việc thay đổi trở phản hồi tùy chọn mà người dùng tự điều chỉnh Trở giá trị thấp thường cần phải yêu cầu riêng trước mua hàng Bảng 14.2 So sách đặc điểm loại tiền khuếch đại Phản hồi trở (RF) Lối xung đuôi Yêu cầu cần triệt Pole zero (khơng dễ tốc độ đếm cao) Bão hòa giới hạn tốc độ biến đổi lượng, thông thường Khi bão hòa, khơng có tín hiệu lối Dải động vào khoảng 20V, sau biến dạng tắt Có thể sử dụng tốc độ biến đối lượng cao cách lựa chọn trở phản hồi nhỏ, nhiên làm tồi độ phân giải Đỉnh tòe rộng tốc độ đếm cao Khơng đóng góp thời gian chết hệ thống Thế điểm kiểm tra theo dõi để kiểm tra tình trạng làm việc Rẻ Xóa bóng bán dẫn (TRP) Lối xung nhảy bậc Không yêu cầu Pole zero Khơng bão hòa; có tốc độ biến đổi lượng lớn tiền khuếch đại RF 10 lần () Dải động vào khoảng 4V, sau xóa Độ phân giải tốt so với độ phân giải tiền khuếch đại RF có trở phản hồi nhỏ Đỉnh tòe so với tiền khuếch đại RF tốc độ đếm cao Đóng góp vào thời gian chết hệ thống (thời gian xóa) Khơng có điểm kiểm tra Đắt Bảng 14.3 Hiệu ứng thay đổi trở phản hồi tiền khuếch đại phản hồi trở Giới hạn tốc độ biến đổi lượng ( 0.5 0.2 FWHM (keV) 122.1 keV 1332.5 keV 1.00 1.81 1.02 1.85 1.08 1.93 1.25 2.13 Một giải pháp nhạy sử dụng đầu dò xóa bóng bán dẫn (Chương 4, Phần 4.3.2) Các tiền khuếch bị bão hòa Hình 14.3 so sánh tốc độ đếm lối hai hệ phổ kế sử dụng hai loại tiền khuếch đại khác (phản hồi trở 2002 RF xóa bóng bán dẫn 2101 TRP Canberra) Các thành phần xử lý xung lại hai hệ hồn tồn giống nhau: khuếch đại phổ tích phân cổng 2024 đặt thời gian tạo dạng xung 0.25 , ADC 582; nguồn đồng vị sử dụng 60Co Tiền khuếch đại phản hồi trở ngừng làm việc tốc độ xung lối vào đạt tới cps, tiền khuếch đại TRP tiếp tục hoạt động cps tốc độ xung lối xuống thấp Hình 14.3 So sánh khả xử lý xung hệ phổ kế sử dụng tiền khuếchđại phản hồi trở (đường đứt nét) hệ phổ kế sử dụng tiền khuếch xóa bóng bán dẫn (đường liền nét) Cả hai hệ phổ kế sử dụng khuếch đại phổ ADC dùng cho tốc độ đếm cao Canberra 14.3.2 Độ phân giải lượng Bảng 14.3 cho ta thấy tồi độ phân giải nhiễu tăng lên (do sử dụng nhỏ) Do vậy, ta cần cân nhắc mức độ tồi độ phân giải lượng với tốc độ xử lý xung hệ để đưa định việc có sử dụng hệ thống phản hồi trở với trở phản hồi nhỏ hay không Hình 14.4 Sự thay đổi độ phân giải theo tốc độ đếm hệ phổ kế sử dụng TRP (liền nét) RF (đứt nét) Cả hai hệ thống sử dụng khuếch đại phổ độ phân giải lượng cao ADC Canberra Hình 14.4 biểu diễn liệu thu từ tổ hợp tiền khuếch đại/đầu dò Hình 14.3, sử dụng hệ thống xử lý xung tối ưu cho độ phân giải lượng: tiền khuếch đại Canberra 2025 AFI, số tạo dạng xung , ADC 8077 Ở tốc độ đếm thấp, khác độ phân giải lượng hai loại tiền khuếch đại nhỏ, tốc độ đếm tăng lên, chênh lệch độ phân giải hai loại tiền khuếch đại rõ ràng Ta thấy rõ ưu tiền khuếch đại TRP 14.3.3 Thời gian chết Về bản, sử dụng tiền khuếch đại phản hồi trở không gây thời gian chết cho hệ phổ kế Trong đó, sử dụng tiền khuếch đại TRP gây khoảng thời gian chết bước xóa xung Tuy nhiên, khoảng thời gian cho chu kỳ xóa Tốc độ xóa hiển nhiên phụ thuộc vào tốc độ đếm, phụ thuộc vào lượng xung trung bình vào tiền khuếch đại – lượng xung trung bình cao có nghĩa q trình reset diễn với tần xuất cao Một vấn đề nghiêm trọng hơn, hiệu ứng q trình xóa lên khuếch đại phổ Q trình xóa đồng nghĩa với việc điện lối tiền khuếch đại sụt giảm nhanh, từ V V Điều khiến cho khuếch đại phổ bị tải, cần khoảng thời gian thích hợp để phục hồi Khoảng thời gian thường lớn khoảng thời gian chết tiền khuếch đại (Hình 14.5) Hình 14.5 Thời gian chết sử dụng tiền khuếch đại TRP a Xung lối tiền khuếch đại TRP b Xung lối khuếch đại phổ c Xung gate đưa vào ADC Dải động tiền khuếch đại TRP mức điện mà tiền khuếch đại định thực bước xóa, thường 2V V Để đảm bảo độ tuyến tính tốt, giá trị nhỏ nhiều so với mức điện xả tụ tiền khuếch đại phản hồi trở (20 V) Hiển nhiên, dải động cỡ V ưa thích dải động V, số lượng bước xóa với lượng xung tới Trong phép kiểm tra sử dụng tiền khuếch đại Canberra 2101, với dải động 4V, xung tới xung lượng cao từ nguồn 60Co, tần số xóa đo vào khoảng 150 kiện – tương đương với khoảng thời gian chết 13 ns/sự kiện So sánh với thời gian tạo dạng xung khuếch đại phổ, giá trị bỏ qua Ngay thời gian chết tiền khuếch đại tăng lên lần cách sử dụng dải động V, thời gian chết tiền khuếch đại nhỏ Tần xuất xóa tiền khuếch đại phụ thuộc vào kích thước đầu dò; với đầu dò lớn hơn, tỷ số đỉnh – Compton cao hơn, lượng trung bình xung lớn 14.4 KHUẾCH ĐẠI PHỔ Vai trò khuếch đại phổ trình bày Chương 4, Phần 4.4.1 Như tơi nói, tên “khuếch đại phổ” hết vai trò khuếch đại phổ hệ phổ kế, bên cạnh việc khuếch đại tín hiệu, khuếch đại phổ có nhiều vai trò khác Điều đặc biệt ta xét tới hệ tốc độ đếm cao Như ta thấy Bảng 14.1, tốc độ xử lý xung hệ thống phụ thuộc mạnh vào khuếch đại phổ Khi tốc độ đếm cao, tượng xung chồng chập xảy thường xuyên làm giảm tốc độ xử lý xung khuếch đại phổ Do hệ tốc độ đếm cao, khuếch đại phổ loại đại, tích hợp cơng nghệ cao kèm với giá thành cao 14.4.1 Hằng số thời gian tạo dạng xung chồng chập xung Hình 4.14 (Chương 4) biểu diễn dạng xung đơn cực bán Gaus Giá trị thời gian tương đối theo thời gian tạo dạng xung thời gian tạo đỉnh theo số tạo dạng xung đưa bảng 4.1 Thời gian tạo đỉnh thường khoảng hai lần thời gian tạo dạng xung độ rộng xung khoảng đến lần thời gian tạo dạng xung (Canberra đề xuất giá trị 6.2) Một khuếch đại phổ đại có thời gian tạo dạng xung thay đổi dải từ 0.5 đến 12 , tương đương với độ rộng xung lối từ 1.2 đến 70 Thời gian tạo dạng xung dài, độ rộng xung dài, số xung qua khuếch đại đơn vị thời gian giảm xuống Một vấn đề khác tốc độ đếm tăng lên, xác suất hai xung bị chồng chập tăng lên Trong thực tế, số lượng xung chồng chập tỷ lệ với bình phương số thời gian tạo dạng xung Ở 100 000 xung/giây, sử dụng thời gian tạo dạng , xác suất xung bị chồng chập vảo khoảng 67% Các xung chồng chập bị loại bỏ mạch chống chồng chập xung (PUR) tích hợp khuếch đại phổ, khơng đóng góp vào phổ thu được, tức làm giảm tốc độ lối khuếch đại phổ đại, mức tải 1000, với Canberra 2024 400 ORTEC 973 Bằng cách giả thiết thời gian tạo dạng xung độ rộng xung 5.6 lần thời gian tạo dạng xung, thời gian chết kéo dài tới 28 lần xóa Nếu, đề xuất 14.3.5, 150 kiện thực trước lần xóa, thời gian chết tính cho kiện xóa, bao gồm thời gian phục hồi tải, 0.21 Đây giá trị nhỏ, xung có độ rộng tới 11 , giá trị đóng góp phần nhỏ vào thời gian chết chung hệ Mức độ tải phụ thuộc vào dải động TRP; TRP xóa V tạo thời gian chết lớn TRP xóa V, mặc dù, dĩ nhiên, số lần xóa TRP xóa V nửa số lần xóa TRP xóa V Thời gian để phục hồi từ trạng thái tải hàm lũy thừa độ lớn tải Ngoài việc phụ thuộc vào thời gian tạo dạng xung, thời gian phục hồi phụ thuộc vào hệ số khuếch đại khuếch đại phổ Sự phục hồi bị ảnh hưởng khơng ổn đỉnh q trình xóa TRP 14.5 XỬ LÝ XUNG SỐ Xử lý tín hiệu số (DSP – digital signal processing (ORTEC) DSA – digital signal analysis (Canberra)) trình bày Chương 4, phần 4.11 Kết luận rút từ nhà sản xuất hệ đếm tốc độ cao, xử lý số có nhiều ưu điểm so với xử lý tương tự trình bày phần trước Nguyên lý xử lý tín hiệu số trình bày phần 4.11, tín hiệu xử lý tương tự bước bước lấy mẫu ADC loại nhanh Toàn bước xử lý sau khơng liên quan đến mạch điện tử tương tự, khơng bị ảnh hưởng tốc độ đếm Tuy nhiên, phần mạch điện tử xử lý xung trước lấy mẫu mạch tương tự, biến dạng dạng phổ dịch đỉnh không mong muốn xuất tốc độ đếm cao Các phép so sánh hệ xử lý số hệ xử lý tương tự thực hiện, cho thấy hệ xử lý số cải thiện hiệu làm việc với tốc độ đếm cao hệ Hình 14.9 so sánh tốc độ xử lý xung hệ xử lý số hệ xử lý xung sử dụng loại đầu dò thiết lập để đạt độ phân giải tối ưu Hình 14.10 so sánh khả xử lý xung hai hệ phổ kế tối ưu cho tốc độ đếm cao, hệ sử dụng tích phân cổng hệ xử lý xung số Trong hai trường hợp, cải thiện tốc độ xử lý xung ấn tượng Khi tốc độ xử lý xung tối ưu, tốc độ gần 400 kcps hệ làm việc Hình 14.9 Hình 14.10 phần liệu từ tài liệu nhiều nhà sản xuất khác Hình 14.9 So sánh tốc độ xử lý xung (a) hệ xử lý số (b) hệ xử lý tương tự, hai hệ thiết lập để đạt độ phân giải tối ưu Các điểm đại diện cho liệu đo từ thực nghiệm, đường cong đại diện cho tốc độ xử lý xung tính từ phương trình (14.5) cho đầu dò loại n 10% (dữ liệu lấy từ tài liệu ORTEC) Hình 14.10 So sánh tốc độ xử lý xung (a) hệ xử lý số (b) hệ xử lý tương tự dùng tích phân cổng, hệ thiết lập tối ưu để sử dụng cho tốc độ đếm cao Các điểm đại diện cho giá trị đo từ thực nghiệm, đường cong liền đại diện cho tốc độ xử lý tính từ phương trình (14.5) cho đầu dò loại n 11% (dữ liệu lấy từ tài liệu Canberra) Tăng tốc độ xử lý xung làm tồi độ phân giải Hình 14.11 thay đổi độ phân giải theo tốc độ đếm hai hệ thống Ở tốc độ đếm thấp, hệ xử lý số có độ phân giải tồi so với hệ xử lý tương tự dùng tích phân cổng, tốc độ đếm cao, hệ xử lý số lại có độ phân giải tốt Một số hệ phổ kế xử lý tín hiệu số đời có mức thay đổi độ phân giải nhỏ với hệ sử dụng Hình 14.11 Hình 14.11 Sự thay đổi độ phân giải theo tốc độ xử lý xung hệ thống tối ưu cho tốc độ xử lý xung Hình thoi: hệ tương tự dùng tích phân cổng; Hình tam giác: hệ xử lý số Các đường thẳng đại diện cho đường khớp cho đầu dò loại n 11% (Dữ liệu lấy từ tài liệu Canberra) Nếu lượng tồi độ phân giải chấp nhận ta cần phải tiến hành đánh giá để lựa chọn hệ thống thích hợp Khi thiết lập hệ thống tối ưu cho độ phân giải, hệ thống xử lý số hệ thống xử lý tương tự có độ phân giải tương tự Đối với hệ xử lý số, bị giới hạn độ phân giải, khả xử lý tốc độ đếm cao bị hạn chế Đối với hệ thống xử lý tương tự, khuếch đại xung bán gauss sử dụng số tạo dạng xung chọn để hệ thu thập điện tích tốt Trong trường hợp này, khác biệt hai hệ thống nhỏ Điều minh họa liệu đưa Bảng 14.4 Khi tối ưu cho tốc độ xử lý xung, hai hệ thống bị tồi độ phân giải Ở tốc độ đếm 1000 cps, độ phân giải hệ xử lý số tồi Ở chế độ này, tốc độ xử lý xung hai hệ thống khơng có chênh lệch đáng kể Tuy nhiên, tốc độ đếm tăng lên, hệ xử lý số bị tồi đồ phân giải bị dịch đỉnh so với hệ xử lý tương tự Do chế độ này, hệ xử lý số lựa chọn thích hợp Do chênh lệch thời gian thu thập điện tích, tốc độ xử lý xung phụ thuộc vào kích thước đầu dò Các tài liệu cung cấp thơng tin cho bảng 14.4 đồng thời cung cấp thông tin tương tự cho đầu dò 140% GEM loại p Đối với đầu dò kích thước lớn, hệ thống thiết lập để tối ưu độ phân giải, hệ xử lý số bị tồi độ phân giải mạnh tốc độ đếm tăng Độ ổn định vị trí đỉnh hệ thống xử lý tương tự nhiều so với sử dụng đầu dò kích thước nhỏ Ngược lại, hệ thống xử lý tín hiệu số lại giữ ổn định vị trí đỉnh sử dụng đầu dò kích thước lớn Ngay tốc độ 140 kcps, vị trí đỉnh bị dịch lượng nhỏ Bảng 14.4 So sánh hiệu hệ xử lý xung số hệ xử lý xung tương tự ADC đo biên độTối xung giá trị vào MCA rộng xung, ưu độ lưu phânlạigiải Tối ưu tốc khoảng độ xử lýđộ xung Tương tựchết DSPec Tương tự DSPec khơng có thời gian Các thơng số 672 amp 6, Thời gian 873 GI 2.5 , 1.5 Thời gian tăng 14.7 THỜI GIAN CHẾT VÀ TỐC ĐỘ XỬ LÝ XUNG hệ thống SA ADC tăng xung: SA ADC xung: 0.8 Hiệu chỉnh thời gian chết cần thiết với 8.8 tốc độ đếm Đặc biệt, Mặt tốc độ đếm trêncao, việc hiệu chỉnh thời gian chết rấtMặt quan trọng, trênđể có thu kết đỉnh:xác 1.2Nhiều phương pháp hiệu chỉnh khác đỉnh: 1.2trình bày phần 4.7 chương như: Tốc độ (lối 7@20 11.3@50 57@40 sử dụng máy phát xung, Gedcke-Hale, đếm số kiệm bị máy 62@140 phát xung ảo vào @ phần lối ra)này tập trung vào liên quan tốc độ đếm với thời gian chết Tốc Trong Độ phân giải 1.77 1.78 2.42 2.54 độ đếm hiểu số kiện tích lũy vào MCA khoảng thời gian 1000 cps giây Tôi giả thiết rằng, xây dựng hệ đếm tốc độ cao, hệ (keV thống điện tử mà ta xét tới có thơng số kỹ thuật tốt 1332.5 keV) Như ta đãcủa biết, thành hệ phổ kế ởđều chết Độ tồi 38% 75phần kcpsxử lý 9%xung 75của kcps 14% 140đóng kcpsgóp vào 2% thời 140gian kcps chung củagiải hệ: thời gian xóa TRP, thời gian xử lý xung khuếch đại phổ, thời gian độ phân Dịchcủa đỉnh loại xung chồng chập, thời 0.22gian ADC xử lý 0.13 0.11 lưu giá chết mạch xung, thời gian MCA trị140 vàokcps nhớ Có vẻ ta khơng có tiêu chuẩn công nghiệp để đánh giá (keV) tương quan thời gian, độ phân cực khoảng thời gian chết truyền từ mô-đun sang mô-đun khác Với ứng dụng đếm tốc độ cao, ta nên sử dụng tất mô-đun điện tử hãng sản xuất Hình dịch đỉnh 14.7.114.12 Thời Sự gian chết mởtheo rộngtốc vàđộ không mở rộng đếm hệ Mỗi xunghai trường qua hệ hợp: thốngtối điện tử ghi lại MCA, khoảng thời ưu cho độ phân giải tối ưu cho tốc gian chết hình thành, ta gọi khoảng thời gian Nếu ta có chuỗi xung, tổng độ thờiđếm gianĐường chết sẽđứt ,nét: với hệ tương tốc độ tự; đếm xác định từ số kiện ghi MCA đường liền nét: hệ xử lý xung số; giây Khoảng thời gian giây, mà hệ thống khơng bận, tức tiếp nhận 14.6 MCA xungADC VÀ Tốc độ đếm thực, phải số kiện MCA ghi chia cho khoảng thời gian hệ phổ kế không bận: Điều chỉnh lại công thức trên, ta có: Kiểu hiệu chỉnh thời gian chết gọi không mở rộng Tuy nhiên, số trường hợp, đặc biệt tốc độ đếm cao, có trường hợp xung khác tới khoảng thời gian chết xung trước (Hình 14.13) Nếu hệ thống điện tử mở rộng khoảng thời gian chết để tính tới kiện đó, cách hiệu chỉnh gọi hiệu chỉnh thời gian chết mở rộng Trong trường hợp này, công thức hiệu chỉnh xây dựng dựa phân bố Poisson là: Hình 14.13 Thời gian chết không mở rộng (a) thời gian chết mở rộng (b) Ở tốc độ đếm thấp, phương trình (14.4) lấy gần phương trình (14.3) Hình 14.14 mơ tả mối quan hệ tốc độ đếm đo tốc độ đếm thực theo tính tốn với mơ hình thời gian chết mở rộng thời gian chết khơng mở rộng (trong hình này, tốc độ đếm nhân với thời gian phân giải để tạo dạng đồ thị không phụ thuộc vào thời gian tạo dạng xung) Hiệu chỉnh không mở rộng cho thấy tốc độ lối tiến dần tới giá trị bão hòa tốc độ lối vào tăng lên Đồ thị biểu diễn cho trường hợp thời gian chết mở rộng có dạng tương tự đường cong tốc độ đếm hình 14.9 Hiển nhiên điều trùng hợp ngẫu nhiên Trong phần 4.4.8 Hình 4.23, biết cách mạch loại bỏ xung chồng chập mở rộng thời gian chết Ta thường giả thiết rằng, thời gian chết bị hệ thống khuếch đại có dạng mở rộng Hình 14.14 Tương quan tốc độ đếm lối vào tốc độ đếm lối trường hợp: khơng có thời gian chết, thời gian chết mở rộng (extending), thời gian chết khơng mở rộng (nonextending) Hình 14.14 cho thấy, biết tốc độ đếm lối ra, ta không đủ kiện để đánh giá tốc độ đếm lối vào Ở giá trị khác giá trị tốc độ đếm lối cực đại, ứng với giá trị tốc độ đếm lối ra, có hai giá trị tốc độ đếm lối vào Trong thực tế, dựa vào thơng tin thời gian chết ta biết tốc độ đếm lối vào cao hay thấp Tuy nhiên, điều tùy thuộc vào độ xác việc xác định thời gian chết Để xác định xác thời gian chết, ta cần đảm bảo tất kết nối tiền khuếch đại, khuếch đại ADC phải đặt vị trí, thông số phải điều chỉnh theo hướng dẫn nhà sản xuất Vi phân phương trình (14.4) theo , dẫn tới kết luận đạt giá trị cực đại (xem Hình 14.12) Tại vị trí cực đại (với 2.7182) Do đó, tốc độ xử lý xung đạt cực đại: (14.5) Tỷ số , tức 36.8%, với giá trị thời gian tạo dạng xung Ta thấy rằng, tốc độ lối vào cao giá trị cực đại, ta cần tìm cách giảm tốc độ lối vào giá trị cực đại Nếu khơng thực điều đó, tốc độ đếm thực mà ta thu bị giảm Để tính tốn khả xử lý xung hệ thống, trước hết ta cần phải biết giá trị Một số ý kiến cho , với độ rộng xung Tuy nhiên, Jenkins cộng (1981) chứng tỏ việc lấy , với thời gian đỉnh, chỉnh xác ( trình bày chi tiết Bảng 4.1, chương 4) Thời gian đỉnh phần độ rộng xung, có trọng số Hai xung đến khoảng thời gian đỉnh bị loại bỏ mạch loại bỏ xung chồng chập Lập luận tương tự Gedcke-Hale sử dụng thủ tục hiệu chỉnh thời gian chết (chương 4, phần 4.7.2) Một số luận điểm cho nên sử dụng giá trị thời gian cổng tuyến tính, thay cho khoảng thời gian ADC cần để nhận diện đỉnh Nếu khuếch đại phổ có khoảng thời gian chết mở rộng, có chuỗi xung tín hiệu tới, ADC lại đưa khoảng thời gian chết không mở rộng Khoảng thời gian xác định thời gian ADC biến đổi biên độ xung khoảng thời gian lưu vào nhớ Thời gian chết khuếch đại phổ MCA biểu diễn tốn học sau: Trong là khoảng thời gian bổ sung, bên cạnh độ rộng xung khoảng thời gian cần để MCA làm việc Hàm logic (đảm bảo hệ số xét tới đưa Hình 14.13 thời gian lưu trữ MCA Với lối xung bán gaus, hệ số liệt kê Bảng 4.6 (Chương 4), sử dụng để tính từ giá trị thời gian tạo dạng xung Tuy nhiên, giá trị định nghĩa khác tùy theo loại xung Hình 14.5 biểu diễn giá trị tương ứng với dạng xung khác Hình 14.15 Thời gian đỉnh , độ rộng xung (), thời gian xử lý ADC ()và thời gian xử lý bổ sung với (a) xung bán gaus, (b) xung tích phân cổng, (c) tạo dạng xung hình thang DSP 14.7.2 Tích phân cổng Với khuếch đại tích phân cổng, thời gian đỉnh (thường gọi thời gian tích phân, ) thường khoảng 10 lần thời gian tạo dạng xung (đối với tích phân cổng, thời gian tạo dạng xung gọi thời gian tạo dạng tiền lọc) Do vậy, lớn chút Do hai giá trị không chênh lệch lớn, thời gian xử lý MCA lớn, khác khơng Trong trường hợp này, , Tốc độ đếm cực đại bằng: Với ADC lý tưởng, tức nhỏ, bỏ qua, tốc độ đếm cực đại đạt với khuếch đại tích phân cổng, có thời gian tạo dạng 0.25 74kcps Giá trị gọi giới hạn tích phân cổng sử dụng tiền lọc xung bán gauss xung tam giác ORTEC giảm thời gian tích phân khuếch đại tích phân cổng 973U xuống 1.5 cách sử dụng tiền lọc “camel” thay cho tiền lọc bán gaus Qua nâng tốc độ đếm cực đại lên tới 123 kcps Giá trị bị giảm xuống thời gian chết ADC Với ADC có thời gian chết cố định 1.5 với xung, giá trị tốc độ đếm cực đại đại giảm xuống 104 kcps Tuy nhiên giá trị ngang ngửa với tốc độ vài hệ thống xử lý xung số 14.7.3 Các hệ thống xử lý số (DSP) Đối với hệ thống xử lý số, thời gian đỉnh thời gian tăng xung cộng với thời gian xung đỉnh (xung hệ thống xử lý số có dạng hình thang, Hình 14.15 (c)) Độ rộng đỉnh bàng giá trị thời gian đỉnh cộng với thời gian mặt giảm xung Đối với xung số, thời gian tăng xung thời gian giảm xung Do đó, ta có , Đối với hệ thống xử lý số, trình số hóa diễn đồng thời với q trình tiếp nhận xung ln ln 14.7.4 Lý thuyết so với thực tiễn Để đánh giá tính đắn lý thuyết, ta sử dụng phương trình (14.6) để xác định giá trị tốc độ đếm ước tính so với giá trị thực nghiệm thu Hình 14.9 14.10 Kết tính tốn tổng hợp Bảng 14.5 So sánh hệ thống tương tự tạo dạng xung bán Gauss với hệ thống xử lý số Dữ liệu Hình 14.9 trích từ tài liệu kèm theo thiết bị DSpe hệ ORTEC Cả hai hệ thống số tương tự thiết lập tối ưu cho độ phân giải.Đối với hệ thống tương tự, phù hợp lý thuyết thực nghiệm tốt, nhiên giá trị độ rộng sử dụng tính tốn cần phải thay đổi để đạt độ phù hợp cao thay cần phải lấy 6.5 lần thời gian tạo dạng xung Giá trị tốc độ đếm cực đại theo tính tốn theo thực nghiệm gần Đối với hệ thống xử lý số, việc làm khớp liệu thực nghiệm theo phương trình (14.6) khơng thành cơng Đường khớp phù hợp đạt ta đưa vào lượng thời gian xử lý bổ sung 9.5 Điều có nghĩa có nguồn gây thời gian chết mà ta chưa xác định Khi làm khớp, giá trị tốc độ xử lý xung cực đại theo tính tốn theo thực nghiệm gần Tuy nhiên, so với thực nghiệm, kết tính tốn có tốc độ lối đạt cực đại tốc độ lối vào nhỏ nhiều (ta cần lưu ý rằng, hệ thống ORTEC thiết lập để tối ưu độ phân giải Ta không nên so sánh hệ thống với hệ thống Canberra đưa bảng, hệ thống Canberra thiết lập tối ưu cho tốc độ đếm Với thiết lập tối ưu cho tốc độ đếm, hệ thống ORTEC đạt kết tương tự hệ Canberra) Bảng 14.5 Áp dụng lý thuyết (Phương trình (14.6)) để đo đường cong tốc độ đếm Bộ xử lý Tối ưu xunga Các thống số Độ phân Thời Thời Tốc độ xử lý xung hệ thống giải gian gian (vào kcps @ kcps (keV) MCA tổng Tính tốn Thực nghiệm ( (1) 672 Độ phân , tạo dạng 1.77 37 7@19 7@20 analogue giải xung tam giác + 919 MCB (2) DSPec Độ phân Mặt tăng 1.78 9.5 28 11@35 11@50 (1st giải xung: 8.8 , độ generation) rộng đỉnh xung: 1.2 (3)2024 Tốc độ Thời gian tạo 2.15 1.2 3.8 66@195 67@250 gated đếm dạng xung integrator 0.25 +AccuSpec -B (4) 2060 Tốc độ Mặt tăng 2.30 2.1 105@28 102@274 DSA đếm xung: 0.72 , độ rộng đỉnh xung: 0.68 Hệ thống (1) (2) ORTEC sử dụng với đầu dò GAMMA-X-PLUS loại n hiệu suất 10% Hệ thống (3) (4) Canberra sử dụng với đầu dò HPGe loại n hiệu suất 11% Tương tự dùng tích phân cổng so với hệ xử lý số Hình 14.10 so sánh hệ thống xử lý xung số với hệ thống tương tự sử dụng khuếch đại tích phân cổng hai hệ thiết lập tối ưu cho tốc độ đếm Dữ liệu thực nghiệm lấy từ tài liệu Canberra Application Note Quá trình làm khớp liệu thực nghiệm thu từ hệ tương tự đơn giản Độ rộng đỉnh, lấy dài thời gian đỉnh chút, tức thay lấy 10 lần thời gian tạo dạng xung, ta lấy 10.5 lần 1.2 ms, lớn chút so với thời gian chết cố định ADC 0.8 ms Đường làm khớp có độ phù hợp cao, giá trị tốc độ đếm cực đại theo tính tốn phù hợp với giá trị thực nghiệm đo được, nhiên lần nữa, tốc độ lối vào tương ứng với lối cực đại tính tốn nhỏ nhiều thực tế Việc khớp liệu thực nghiệm hệ thống xử lý xung số đơn giản, với độ rộng xung lần lấy 10.5 lần thời gian tạo dạng xung Tốc độ lối cực đại tốc độ lối vào tương ứng phù hợp với liệu thực nghiệm đo Tuy nhiên, trường hợp này, đường làm khớp nằm phía vị trí tốc độ lối cực đại, hay nói cách khác tốc độ lối cực đại theo lý thuyết nhỏ giá trị đo thực tế Điều có nghĩa tồn nguồn sinh tốc độ đếm phụ thuộc vào thời gian chết khác mà Phương trình (14.6) chưa đưa vào Một số trường hợp lý giải hiệu ứng thời gian chết TRP trở lên rõ rệt hệ hoạt động tốc độ đếm cao 14.8 KIỂM TRA HỆ THỐNG Khác với trình kiểm tra hệ thống thông thường, hệ tốc độ đếm cao, bên cạnh việc đảm bảo tất thành phần điện tử phải hoạt động tốt, ta phải đánh giá số đếm hệ Nhiều thủ tục để thực điều áp dụng nhiều năm Năm 1990, Gehrke đề xuất thủ tục trình bày Thủ tục chuyển thành tiêu chuẩn US ANSI N41.14 Nó thực tế phép kiểm tra độ ổn định phép hiệu chỉnh thời gian chết tự động bán tự động – cách đo hệ số hiệu chỉnh, mạch PUR LTC, phương pháp máy phát xung, máy phát xung ảo, tổ hợp cách kể Thủ tục sau: (1) Lắp đặt hệ thống theo hướng dẫn nhà sản xuất Ví dụ, hệ thống yêu cầu, cáp cần phải nối TRP (inhibit out) với khuếch đại phổ (gate in), từ khuếch đại phổ (busy out) tới MCA (busy in), từ khuếch đại phổ (GI inhibit out) tới MCA (PUR in), … (2) Xác định số tạo dạng xung thích hợp với phép đo cần thực hiện, cho đảm bảo đáp ứng tốc độ đếm thí nghiệm độ tồi độ phân giải nằm khoảng chấp nhận Đối với tạo dạng xung bán Gaus tốc độ đếm cao, thời gian tạo dạng xung thường lớn Với tiền khuếch đại phản hồi trở, việc triệt cực không cần phải kiểm tra (3) Đặt nguồn 137Cs vào gần đầu dò cho tốc độ lối vào, xác định cách đo lối ICR CRM khuếch đại phổ, đạt 500 cps (Hình 14.1) (4) Ghi phổ diện tích đỉnh 661.7 keV đạt 50000 số đếm Ghi lại tốc độ đếm đỉnh, độ bất định, FWHM – tất đo phương pháp thông thường (5) Giữ nguyên nguồn 137 Cs, đặt thêm nguồn 57Co cho tốc độ đếm tăng gấp đôi Nguồn 57Co phải có hoạt độ đủ mạnh cho ta dịch nguồn lại gần đầu dò hơn, hệ đạt tốc độ đếm cực đại Tiến hành ghi phổ thứ hai, đỉnh 661.7 keV đạt 50000 số đếm ghi lại tốc độ đếm đỉnh, độ bất định FWHM Nếu tốc độ đếm hiệu chỉnh đúng, tốc độ đếm đỉnh 661.7 keV phổ thứ hai phải không khác nhiều so với phổ thứ (6) Dịch nguồn 57Co vào gần đầu dò cách từ từ, lặp lại phép ghi phổ, hệ đạt tốc độ đếm cực đại tốc độ đếm đỉnh 667.1 keV lệch hẳn so với tốc độ đếm đỉnh thu phổ Độ khác chấp nhận tốc độ đếm 1%, 5% hay 10% vấn đề mà nhà phân tích cần phải xem xét Tốc độ đếm cao giá trị cuối đo đánh nằm dải hoạt động hệ thống Gehrke đề xuất chênh lệch diện tích đỉnh vượt phần ba độ bất định chấp nhận tồn phần, giới hạn tốc độ đếm hệ phổ kế bị vượt Thủ tục sử dụng nguồn giúp kiểm tra hiệu chỉnh số đếm cho gamma 661.7 keV hệ thống hoạt động điều kiện mà gamma lượng thấp 121 keV 136.5 keV có hoạt độ mạnh (tức tốc độ đếm cao chủ yếu gây gamma lượng thấp) Phép kiểm tra tương tự tiến hành với đồng vị khác, tạo lượng gamma cao phông, tùy theo yêu cầu người sử dụng hệ phổ kế Kết chấp nhận hệ phổ kế đáp ứng tốc độ lối vào 100 000 số đếm/s Với số hệ thiết kế nhằm sử dụng với tốc độ đếm cao, giới hạn tốc độ đếm lối vào tới 400 000 số đếm/s Thủ tục nói tương tự với thủ tục trình bày Chương 7, dùng để xác định hệ số hiệu chỉnh cho trùng phùng ngẫu nhiên hệ phổ kế thường Cần phải ý rằng, không sử dụng loại bỏ xung chồng chập, lượng nhỏ kiện trùng phùng ngẫu nhiên xuất thời gian phẩn giải khố vi phân nhanh bị loại bỏ Dù lý số đếm trùng phùng ngẫu nhiên hay hiệu chỉnh thời gian chết khơng xác, hệ số hiệu chỉnh thu từ thủ tục nói đề giúp đánh giá tốc độ đếm thật tốt TÓM LƯỢC CHƯƠNG • Tránh phải làm việc với tốc độ đếm cao, có thể, cách tăng khoảng cách mẫu đầu dò, sử dụng chuẩn trực • Đầu dò thường khơng phải ngun nhân gây giới hạn tốc độ xử lý xung Thông thường đầu dò đồng trục kích thước nhỏ đủ tốt Tuy nhiên tia gamma cần quan tâm có lượng cao, tốt ta sử dụng đầu dò có kích thước lớn Với tia gamma lượng thấp, ta nên sử dụng đầu dò LEGe LO-AX • Các tiền khuếch xóa bóng bán dẫn không bị ngưng hoạt động tốc độ cao tiền khuếch đại phản hồi trở Chúng có độ phân giải tốt Tuy nhiên tiền khuếch gây thành phần thời gian chết bổ sung, đặc biệt thành phần thời gian chết tải khuếch đại phổ • Khuếch đại phổ cần phải lựa chọn kỹ Hiện tượng “thắt cổ chai” hệ thống tốc độ đếm cao thường nằm thành phần • Hằng số thời gian tạo dạng xung cần phải đặt mức thấp hệ đếm tốc độ cao, nhiên chúng gây hụt xung đạo xung Để tránh tượng này, khuếch đại phổ tích phân cổng cần sử dụng • Các ADC nhanh sử dụng kỹ thuật xấp xỉ gần liên tiếp, có trường hợp mà ADC Wilkinson nhanh cho kết tốt Điều tùy thuộc vào lượng gamma hiệu dụng mà ta đo • Các hệ thống xử lý xung số quan tâm nhiều • Nhận diện định lượng đồng vị tốc độ đếm cao Việc đòi hỏi cần phải có hệ số hiệu chỉnh thời gian chết lớn với độ xác cao Đối với hệ tốc độ đếm cao, ta nên sử dụng tất thành phần từ nhà sản xuất, để đảm bảo xung cổng xung thời gian hoàn toàn tương thích • Tiến hành phép kiểm tra trình bày Phần 14.6 để xác định giới hạn tốc độ đếm hệ Giới hạn tốc độ đếm xác định thơng qua độ bất định chấp nhận phép đo diện tích đỉnh (diện tích đỉnh tính theo tốc độ đếm, số đếm/s) TÀI LIỆU THAM KHẢO • Website nhà sản xuất thiết bị chứa nhiều thông tin hữu ích cần thiết: Twomey, T.R., Keyser, R.M., Simpson, M.L and Wagner S.E (1991) High-count-rate spectroscopy with Ge detectors: quantitative evaluation of the performance of highrate systems (http://www.ortec-online.com/pdf/hcrpaper.pdf ) Originally published: Radioact Radiochem., 2(3), 28–48 Canberra Application Note (1993) A Practical Guide to High Count-rate Germanium Gamma Spectroscopy (http://www.canberra.com/pdf/Literature/nan0013.pdf ) Canberra Application Note (1999) Performance of Digital Signal Processors for Gamma Spectrometry (http://www.canberra.com/pdf/Literature/a0338.pdf ) • So sánh liệu tài liệu Canberra với tài liệu sau đây: ORTEC Sales Brochure (1991) DSPec Digital Gamma-ray Spectrometer (This is useful for comparative data, but at the time of this update is out of print and can only be obtained by special request from Ametek, Spectrum House, Millar Business Centre, Fishponds Close, Wokingham, RG41 2T2, UK) • Hai công bố so sánh hệ thống xử lý xung số với hệ thống xử lý tương tự: Vo, D.T., Russo, P.A and Sampson, T.E (1998) Comparisons Between Digital Gammaray Spectrometry (DSPec) and Standard Nuclear Instrumentation Methods (http://www.orteconline.com/pdf/losalamospaper.pdf ) Originally published as Los Alamos Report, LA-13393-MS, Los Alamos, NM, USA Keyser, R.M and Twomey, T.R (2003) Developments in High-Performance HPGe Detector Spectrometer Systems for Safeguards Applications (http://www.orteconline.com/pdf/paperinmm.pdf ) • Một số thông tin chung hệ tốc độ đếm cao đưa tài liệu sau: Hall, D and Sengstock, G.E (1991) Introduction to high count-rate germanium gammaray spectrometry, Radioact Radiochem., 2, 22–46 • Chi tiết tính toán hiệu chỉnh thời gian chết cho tốc độ đếm cao: Twomey, T.R., Keyser, R.M., Simpson, M.L and Wagner, S.E (1991) High-count-rate spectrometry with Ge detectors: quantitative evaluation of the performance of high-rate systems (http://www.ortec-online.com/pdf/hcrpaper.pdf ) (originally published: Radioact Radiochem., 2(3), 28–48 Jenkins R., Gould, R.W and Gedcke, D (1981) Quantitative X-ray Spectrometry, Marcel Dekker, New York, NY, USA • Thủ tục kiểm tra hệ tốc độ đếm cao dựa trên: Gehrke, R.J (1990) Tests to measure the performance of a Ge gamma-ray spectrometer and its analysis software, Radioact Radiochem., 1, 19–31 ... phân bố Poisson là: Hình 14. 13 Thời gian chết không mở rộng (a) thời gian chết mở rộng (b) Ở tốc độ đếm thấp, phương trình (14. 4) lấy gần phương trình (14. 3) Hình 14. 14 mô tả mối quan hệ tốc... rộng Hình 14. 14 Tương quan tốc độ đếm lối vào tốc độ đếm lối trường hợp: khơng có thời gian chết, thời gian chết mở rộng (extending), thời gian chết không mở rộng (nonextending) Hình 14. 14 cho thấy,... xung luôn 14. 7.4 Lý thuyết so với thực tiễn Để đánh giá tính đắn lý thuyết, ta sử dụng phương trình (14. 6) để xác định giá trị tốc độ đếm ước tính so với giá trị thực nghiệm thu Hình 14. 9 14. 10 Kết