BÁO CÁO ĐỒ ÁN : Thiết kế đồng hồ kim dùng led ma trận

BÁO CÁO ĐỒ ÁN : Thiết kế đồng hồ kim dùng led ma trận

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP.HỒ CHÍ MINH

KHOA ĐIỆN - ĐIỆN TỬ

BẢN NHẬN XÉT ĐỒ ÁN MÔN HỌC CỦA

GIÁO VIÊN HƯỚNG DẪN

GVHD: NGUYỄN VĂN HIỆP

SVTH: LÂM QUÍ LONG 05101089

ĐỀ TÀI:

THIẾT KẾ ĐỒNG HỒ KIM DÙNG LED

MA TRẬN

Nội dung đồ án môn học

NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN:

Giáo viên hướng dẫn

LỜI CẢM ƠN

Trước tiên, em xin chân thành cảm ơn thầy, ThS Nguyễn Văn Hiệp đã tận tình

giúp đỡ, theo dõi động viên, khuyến khích, tạo mọi điều kiện để em hoàn thành tốt

đề tài trên

Em xin gởi lời cám ơn đến Ban Giám Hiệu, toàn thể thầy cô và nhất là các thầy

cô khoa Điện - Điện Tử Trường ĐH Sư Phạm Kỹ Thuật Tp.Hồ Chí Minh đã tạo điều kiện thuận lợi cũng như chỉ dẫn và truyền đạt kiến thức để em hoàn thành được

Mục Lục

Chương I : LỰA CHỌN PHƯƠNG ÁN - 5 -

1 KHỐI DAO ĐỘNG - 6 -

2 KHỐI XỬ LÝ TRUNG TÂM - 6 -

3 KHỐI LƯU TRỮ THỜI GIAN THỰC - 6 -

4 KHỐI ĐIỀU KHIỂN - 6 -

5 KHỐI CHUÔNG - 6 -

6 KHỐI HIỂN THỊ - 6 -

7 KHỐI NGUỒN - 6 -

Chương II : GIỚI THIỆU LINH KIỆN VÀ THIẾT KẾ MẠCH - 7 -

A KHỐI LƯU TRỮ THỜI GIAN THỰC ( DS12887 ) - 7 -

1 Giới thiệu linh kiện. - 7 -

2. Tính toán các thông số cần thiết - 17 -

B KHỐI XỬ LÝ TRUNG TÂM ( AT89S52) - 18 -

1 Cấu trúc của 8051 - 18 -

2 Sơ lược vê các chân của 8051 - 19 -

3 Cấu trúc cổng xuất nhập - 22 -

4 Tổ chức bộ nhớ - 22 -

5 Các thanh ghi có chức năng đặc biệt - 24 -

6 Hoạt động Reset - 29 -

C-Khối hiển thị LED MA TRẬN 30

1 Giới thiệu về led ma trân 30

2.Cấu tạo và phương pháp điều khiển led ma trận 30

3 Tính toán thông số 33

D GIỚI THIỆU IC ỔN ÁP 7805 - 7812 33

CHƯƠNG 3: SƠ ĐỒ NGUYÊN LÝ VÀ LAYOUT CỦA CÁC KHỐI TRONG MẠCH 34

Chương 4: CHƯƠNG TRÌNH VÀ LƯU ĐỒ GIẢI THUẬT 43

A-Lưu đồ giả thuật 43

B-Chương trình 48

CHƯƠNG 5: KẾT LUẬN 77

I – Kết luận 77

II- Phương án phát triển đề tài 77

III - Tài liệu tham khảo 78

Chương I : LỰA CHỌN PHƯƠNG ÁN

Chúng ta có thể sử dụng nhiều loại linh kiện khác nhau để chế tạo nên một chiếc đồng

hồ số như :

Dùng IC số

Dùng vi điều khiển ( AT89S52 )

Dùng IC số thì kết quả không thể chính xác được vì sai số do nhiều IC tạo nên Vì

thế em đã lựa chọn phương án dùng AT89S52 với lựa chọn này ta có 2 phương án

nhỏ ở bên trong :

Phương án 1: dùng ngắt và timer có sẵn trong AT89S52

Phương án 2: dùng bộ định thời gian thực của hãng Dallas ( DS12887 )

Sau khi cân nhắc em lựa chọn phương án 2 là vì nếu dùng ngắt và timer trong

AT89S52 thì kết quả có độ chính xác thấp Khi mất điện thì ta phải cài lại thời gian

cho nó ( điều này không khả thi ) Ngược lại, khi dùng DS12887 thì dù mất điện

chúng ta cũng không phải cài lại thời gian cho đồng hồ và độ chính xác mang lại là

khá cao

Sau đây là sơ đồ khối của mạch :

Khối dao động Khối xử lý

trung tâm

Khối điều khiển

Khối lưu trữ thời gian thực

Khối nguồn

Khối chuông Khối hiển thị

1 KHỐI DAO ĐỘNG :

Có thể tạo dao động bằng mạch RC nhưng độ chính xác không cao

Dùng thạch anh 12MHz ( có thể ở tần số khác ) để tạo dao động cho vi điều khiển

và đây cũng là thiết đặc

mặc định của nhà sản xuất

Tần số dao động của vi điều khiển: fvdk = fthach anh/12

Như vậy lúc này vi điều khiển hoạt động ở tần số 1MHz ( T=1us )

2 KHỐI XỬ LÝ TRUNG TÂM :

Dùng vi điều khiển AT89S51 hoặc AT89S52 vì có thể giao tiếp với DS12887 và có giá rẻ

Phương án thay thế :

Dùng PIC 16F887 nhưng giá thành cao, không thể giao tiếp với DS12887 mà chỉ có thể giao tiếp với DS1307

3 KHỐI LƯU TRỮ THỜI GIAN THỰC

Dùng DS12887 của hãng Dallas vì nó có khả năng lưu trữ thời gian thực khi mất

điện, không sợ mất dữ liệu

4 KHỐI ĐIỀU KHIỂN :

Dùng các nút nhấn thường hở ( thường đóng ) để chỉnh giờ và hẹn giờ

Chương II : GIỚI THIỆU LINH KIỆN VÀ THIẾT

KẾ MẠCH

A KHỐI LƯU TRỮ THỜI GIAN THỰC ( DS12887 )

1 giới thiệu linh kiện

a Khảo sát sơ đồ chân của DS12C887 – Chức năng từng chân

AD0-AD7 – Bus đa hợp địa chỉ/ dữ liệu

Vùng nhiệt độ bảo quản : -400C – 70 0C

Chức năng của các chân :

GND, VCC: Nguồn cung cấp cho thiết bị ở những chân trên VCC là điện áp ngõ vào +5 volt Khi điện áp 5 volts được cung cấp đúng chuẩn, thiết bị được truy cập đầy

đủ và dữ liệu có thể đọc và ghi Khi Vcc thấp hơn 4.25 volts, qúa trình đọc và ghi bị cấm Tuy nhhiên, chức năng giữ thời gian vẫn được tiếp tục không bị ảnh hưởng bởi điện áp bị sụt giảm bên ngoài Khi VCC rớt xuống thấp hơn 3V, RAM và bộ giữ giờ được chuyển sang nguồn năng lượng bên trong Chức năng giữ thời gian duy trì độ chính xác vào khoảng ±1 phút/tháng ở nhiệt độ 250 C bất chấp điện áp ở ngõ vào chân Vcc

MOT (Mode Select): Chân MOT là chân có tính linh hoạt để lựa chọn giữa hai loại bus Khi được nối lên VCC, bus định thời Motorola được chọn lựa Khi được nối xuống

GND hoặc không nối, bus định thời Intel được lựa chọn Chân có điện trở kéo xuống bên trong có giá trị vào khoảng 20K

SQW (Square Wave Output): Chân SQW có thể xuất tín hiệu ra từ 1 trong 13 loại được cung cấp từ 15 trạng thái được chia bên trong của Real Time Clock Tần số của chân SQW có thể thay đổi bằng cách lập trình thanh ghi A như đã trình bày ở bảng 2.1 Tín hiệu SQW có thể mở hoặc tắt sử dụng bit SQWE trong Register B Tín hiệu SQW không xuất hiện khi Vcc thấp hơn 4.25 volts

AD0-AD7 (Multiplexed Bidirectional Address/Data Bus): Bus đa hợp tiết kiệm chân bởi vì thông tin địa chỉ và thông tin dữ liệu được dùng chung đường tín hiệu Cùng tại những chân, địa chỉ được xuất trong suốt phần thứ nhất của chu kỳ bus và được dùng cho dữ liệu trong phần thứ 2 của chu kỳ đa hợp địa chỉ/dữ liệu không làm chậm thời gian truy cập của DS12C887 khi bus chuyển từ địa chỉ sang dữ liệu xảy ra trong suốt thời gian truy cập RAM nội Địa chỉ phải có giá trị trước khi xuất hiện sườn xuống của AS/ALE, tại thời điểm mà DS12C887 chốt địa chỉ từ AD0 tới AD6

Dữ liệu ghi phải được hiển thị và giữ ổn định trong suốt phần sau của DS hoặc xung

WR Trong chu kỳ đọc của DS12C887 ngõ ra 8 bits của dữ liệu trong suốt phần sau của

DS hoặc xung RD Chu kỳ đọc được thực hiên xong và bus trở về trạng thái tổng trở cao cũng như khi DS bắt đầu chuyển xuống thấp trong trường hợp định thời Motorola hoặc khi RD chuyển lên cao trong trường hợp định thời Intel

AS (Address Strobe Input): Xung dương cung cấp xung chốt địa chỉ trong việc phức hợp bus Sườn xuống của AS/ALE làm cho địa chỉ bị chốt lại bên trong của DS12C887 Sườn lên tiếp theo khi xuất hiện trên bus AS sẽ xoá địa chỉ bất chấp chân

CS có được chọn hay không Lệnh truy cập có thể gửi tới bằng cả hai cách

DS (Data Strobe or Read Input): Chân DS/RD có 2 kiểu sử dụng tuỳ thuộc vào mức của chân MOT Khi chân MOT được kết nối lên Vcc, bus định thời Motorola được lựa chọn Trong kiểu này DS là xung dương trong suốt phần sau của chu kỳ bus và được gọi là Data Strobe Trong suốt chu kỳ đọc, DS báo hiệu thời gian mà DS12C887 được điều khiển bus đôi Trong chu kỳ đọc, xung quét của DS là nguyên nhân làm DS12C887 chốt dữ liệu được ghi Khi chân MOT được nối xuống GND, bus định thời Intel được lựa chọn Trong kiểu này, chân DS được gọi là Read(RD) RD xác định chu

kỳ thời gian khi DS12C887 điều khiển bus đọc dữ liệu Tín hiệu RD có cùng định nghĩa (same definition) với tín hiệu Output Enable (OE) trong một bộ nhớ riêng

R/ W\ (Read/Write Input): Chân R/ W\ cũng có 2 cách hoạt động Khi chân MOT

được kết nối lên Vcc cho chế độ định thời Motorola, R/W\ đang ở chế độ mà chỉ ra hoặc là chu kỳ hiện tại là chu kỳ đọc hoặc ghi Chu kỳ đọc đòi hỏi chân R/W\ phải ở mức cao khi chân DS ở mức cao Chu kỳ ghi đòi hỏi chân R/ W\ phải ở mức thấp trong suốt quá trình chốt tín hiệu của DS Khi chân MOT được nối GND cho chế độ định thời Intel, tín hiệu R/ W\ là tín hiệu hoạt động mức thấp (an active low signal) được gọi là

WR Trong chế độ này, chân R/ W\ được định nghĩa như tín hiệu Write Enable (WE) trong RAMs chung

CS (Chip Select Input): Tín hiệu chọn lựa phải được xác định ở mức thấp ở chu kỳ bus để DS12C887 được sử dụng CS phải được giữ trong trạng thái hoạt động trong suốt DS và AS của chế độ định thời Motorola và trong suốt RD và WR của chế độ định thời Intel Chu kỳ Bus khi chọn vị trí mà không chọn CS sẽ chốt địa chỉ nhưng sẽ không có bất kỳ sự truy cập nào Khi Vcc thấp hơn 4.25 volts, chức năng bên trong của

DS12C887 ngăn chặn sự truy cập bằng cách không cho phép chọn lựa ngõ vào CS Hành động này nhằm bảo vệ cả dữ liệu của đồng hồ thời gian thực bên trong cũng như

dữ liệu RAM trong suốt quá trình mất nguồn

IRQ (Interrupt Request Output): Chân IRQ\ là ngõ ra hoạt động mức thấp của DS12C887 mà có thể sử dụng như ngõ vào ngắt tới bộ xử lý Ngõ ra IRQ\ ở mức thấp khi bit là nguyên nhân làm ngắt và phù hợp với bit cho phép ngắt được đặt (set) Để xoá chân IRQ\ chương trình của bộ vi xử lý thông thường được đọc ở thanh ghi C Chân RESET\ cũng bị xoá trong lúc ngắt Khi không có trạng thái ngắt nào được sử dụng, trạng thái IRQ\ ở trong tình trạng tổng trở cao Nhiều thiết bị ngắt có thể nối tới một IRQ\ bus IRQ\ bus là một ngõ ra mở và yêu cầu 1 điện trở kéo lên bên ngoài

RESET\ (Reset Input): Chân RESET\ không có hiệu lực đối với đồng hồ, lịch, hoặc

là RAM Ở chế độ cấp nguồn, chân RESET có thể bị kéo xuống trong thời gian cho phép để ổn định nguồn cung cấp Thời gian mà chân RESET\ bị kéo xuống mức thấp phụ thuộc vào ứng dụng Tuy nhiên nếu chân RESET\ được sử dụng ở chế độ cấp nguồn, thời gian RESET\ ở mức thấp có thể vượt quá 200ms để chắc chắn rằng bộ định thời bên trong mà điều khiển DS12C887 ở chế độ power-up đã hết Khi RESET\ ở mức thấp và VCC ở trên 4.25 volts, những điều sau diễn ra:

A. Bit cho phép ngắt định kỳ ((Periodic Interrupt Enable (PEI)) được đặt ở mức 0

B. Bit cho phép ngắt chuông (Alarm Interrupt Enable (AIE)) được đặt ở mức 0

C. Bit cờ cho phép ngắt kết thúc cập nhật ((Update Ended Interrupt Flag (UF)) được xoá về 0 zero

D. Bit cờ trạng thái yêu cầu ngắt (Interrupt Request Status Flag (IRQF)) được đặt ở mức 0

E. Bit cờ cho phép ngắt định kỳ (Periodic Interrupt Flag (PF)) được đặt ở mức 0

F. Thiết bị không sử dụng được cho tới khi chân RESET\ trở lại mức logic 1

G. Bit cờ cho phép ngắt chuông (Alarm Interrupt Flag (AF)) được đặt ở mức 0

H. Chân IRQ\ ở trong trạng thái tổng trở cao

I. Bit cho phép xuất sóng vuông (Square Wave Output Enable (SQWE)) được đặt ở mức 0

J. Bit cho phép ngắt kết thúc cập nhật (Update Ended Interrupt Enable (UIE)) bị xoá

về mức 0

Trong các ứng dụng thông thường chân RESET\ có thể được nối lên VCC Kết nối như vậy sẽ cho phép DS12C887 hoạt động và khi mất nguồn sẽ không làm ảnh hưởng đến bất kỳ thanh ghi điều khiển nào

Hoạt động của Real Time Clock khi được cấp nguồn hoặc mất nguồn

Chức năng của đồng hồ thời gian thực sẽ tiếp tục hoạt động và tất cả RAM, thời gian, lịch và vị trí bộ nhớ báo giờ và những vùng nhớ không mất dữ liệu còn lại bất chấp điện áp ngõ vào VCC Khi điện áp VCC được cung cấp cho DS12C887 và đạt tới điện áp lớn hơn 4.25 volts, thiết bị có thể sử dụng được sau 200 ms, dao động được cung cấp, nó cho phép bộ dao động hoạt động và quá trình dao động không ảnh hưởng bởi chân reset Tính đến giai đoạn này hệ thống đã đi vào ổn định sau khi nguồn được cung cấp Khi VCC rớt xuống dưới 4.25 volts, ngõ vào lựa chọn chip bị bắt buộc chuyển sang trạng thái không hoạt động bất chấp giá trị tại ngõ vào chân CS Vì vậy DS12C887 được hoạt động ở chế độ chống ghi Khi DS12C887 đang ở trạng thái chống ghi, mọi ngõ vào đều bị bỏ qua còn các ngõ ra đều ở trạng thái tổng trở cao Khi

VCC rớt xuống điện áp khoảng 3 volts, điện áp VCC cung cấp bên ngoài được cắt đi và nguồn pin lithium ở bên trong DS12C887 sẽ cung cấp nguồn cho Real Time Clock và

bộ nhớ RAM

b Cấu trúc bên trong Real Time Clock DS12C887

b1 Sơ đồ địa chỉ của Real Time Clock

Sơ đồ địa chỉ của DS12C887 được trình bày ở hình 1 Sơ đồ địa chỉ bao gồm 113 bytes RAM thông dụng, 11 bytes RAM mà thành phần bao gồm đồng hồ thời gian thực, lịch, dữ liệu báo giờ và 4 bytes được sử dụng cho việc điều khiển và thông báo tình trạng Tất cả 128 bytes có thể được ghi hoặc đọc tực tiếp trừ những trường hợp sau :

1 Thanh ghi C and D là hai thanh ghi chỉ đọc

2 Bit thứ 7 của thanh ghi A là bit chỉ đọc

3 Bit cao của byte thứ 2 là bit chỉ đọc

Hình 1 Sơ đồ địa chỉ của DS12C887 Thời gian và lịch đã có bằng cách đọc các bytes bộ nhớ hiện có Thời gian, lịch và báo giờ được đặt hoặc gán giá trị bằng cách ghi giá trị bytes RAM thích hợp Nội dung của 10 bytes chứa thời gian, lịch và báo giờ đều có thể hiển thị ở cả 2 dạng nhị phân (Binary) hoặc BCD (Binary-Coded Decimal) Trước khi ghi lên các thanh ghi thời gian, lịch, và các thanh ghi báo giờ bên trong, bit SET ở thanh ghi B phải được đặt ở mức logic 1 để ngăn ngừa sự cập nhật có thể xảy ra trong quá trình ghi đè Thêm vào nữa để ghi lên 10 thanh ghi chỉ thời gian, lịch, và thanh ghi báo giờ ở một định dạng đã lựa chọn (BCD hay nhị phân), bit chọn kiểu dữ liệu (Data mode (DM)) của thanh ghi B phải được đặt ở mức logic thích hợp Tất cả 10 bytes thời gian, lịch và báo giờ phải sử dụng cùng kiểu dữ liệu Bit được đặt ở thanh ghi B nên được xoá sau khi bit kiểu dữ liệu đã được ghi để cho phép đồng hồ thời gian thực cập nhật bytes thời gian và lịch Vào lúc đầu, đồng hồ thời gian thực cập nhật ở một kiểu đã được lựa chọn Kiểu dữ liệu không thể thay đổi mà không khởi động lại 10 bytes dữ liệu Bảng 2 trình bày định dạng nhị phân và BCD của cả thời gian , lịch, và báo giờ Bit lựa chọn kiểu hiển thị 24–

12 không thiể thay đổi mà không khởi động lại thanh ghi giờ Khi định dạng 12 giờ

được lựa chọn, bit cao của bytes giờ tương ứng với PM khi nó được đặt ở mức logic 1

Bytes thời gian, lịch, và bytes báo giờ luôn được truy cập bởi vì chúng được đệm gấp

đôi Mỗi giây một lần, 11 bytes được nâng cấp và được kiểm tra tình trạng báo giờ Nếu

lệnh đọc dữ liệu thời gian và lịch điễn ra trong quá trình cập nhật, một vấn đề phát sinh

là giờ, phút, giây, … có thể không chính xác Xác xuất đọc không chính xác dữ liệu

thời gian và lịch là rất thấp Có vài phương pháp tránh một số sai số có thể xảy ra khi

đọc thời gian và lịch được đề cập sau trong bài viết 3 bytes báo giờ có thể sử dụng

bằng 2 cách Cách thứ nhất, khi thời gian báo giờ thược ghi vào vị trí của các thanh ghi

giờ, phút, giây, tác động báo giờ được bắt đầu tại thời gian chính xác trong ngày khi bit

cho phép báo chuông được đặt ở mức cao Cách thứ hai sử dụng để đặt trạng thái bất

chấp vào một hoặc nhiều bytes báo chuông Mã bất chấp là bất kỳ mã số hex nào nằm

trong giá trị từ C0 đến FF Hai bit có trọng số lớn nhất của những byte trên đặt vào

trạng thái bất chấp khi ở mức logic 1 Báo giờ sẽ được sinh ra mỗi giờ khi bit bất chấp

được đặt vào bytes giờ Tương tự, báo giờ sẽ sinh ra mỗi phút nếu mã bất chấp có ở

bytes giờ và bytes phút Nếu mã bất chấp có ở trong cả 3 bytes báo giờ thì nó sẽ tạo ra

tín hiệu ngắt mỗi giây

Bảng 1 : Kiểu dữ liệu thời gian, lịch và báo giờ

b2 Các thanh ghi điều khiển

DS12C887 có 4 thanh ghi điều khiển được sử dụng vào mọi lúc kể cả trong quá trình

UIP - Update In Progress (UIP) là bit trạng thái mà có thể theo dõi được Khi bit UIP

ở mức 1, quá trình cập nhật sẽ sớm xảy ra Khi bit UIP ở mức 0, quá trình cập nhật sẽ

không xảy ra ít nhất là 244 µs Những thông tin về thời gian, lịch, và báo giờ ở trong

RAM có đầy đủ cho việc truy cập khi bit UIP ở mức 0 Bit UIP là bit chỉ đọc và không

bị ảnh hưởng của chân RESET\ Khi ghi bit SET ở thanh ghi B lên 1 để ngăn chặn mọi

quá trình cập nhật và xoá bit trạng thái UIP

DV2, DV1, DV0 – 3 bit trên được sử dụng để bật hoặc tắt bộ dao động và cài đặt lại

quá trình đếm xuống Khi được đặt 010 thì đó là sự kết hợp duy nhất để bật bộ dao

động lên và cho phép RTC giữ thời gian Khi được đặt 11X sẽ cho phép dao động

nhưng giữ quá trình đếm xuống ở mức reset Quá trình cập nhật tiếp theo sẽ sớm diễn

ra sau 500ms sau khi kiểu 010 được ghi vào DV0, DV1 và DV2

RS3, RS2, RS1, RS0 - 4 bit loại lựa chọn để lựa chọn một trong 13 loại của bộ chia

15 trạng thái hoặc không cho phép xuất tín hiệu chia ra ngoài Loại được lựa chọn có

thể phát ra sóng vuông (chân SQW) và/hoặc ngắt theo chu kỳ Người sử dụng có thể sử

dụng 1 trong những cách sau :

Cho phép ngắt với bit PIE

Cho phép xuất ngõ ra chân SQW với bit SQWE

Cho phép cả hai hoạt động cùng một lúc và cùng một loại

Không kích hoạt cả 2

Bảng 2 liệt kê chu kỳ ngắt và tần số sóng vuông mà có thể chọn lựa với bit RS Cả 4

bit đọc/ ghi đều không bị ảnh hưởng bởi chân RESET

Bảng 2: chu kỳ ngắt và tần số sóng vuông

SET – Khi bit SET ở mức 0, thông thường quá trình cập nhật bằng cách tăng biến đếm

1 lần 1 giây Khi bit SET được ghi vào mức 1, mọi quá trình cập nhật đều bị cấm, và chương trình có thể bắt đầu (khởi động) bytes thời gian và lịch mà không có quá trình cập nhật nào xảy ra trong quá trình khởi động Chu kỳ đọc có thể thực thi ở cùng một kiểu SET là bit đọc/ghi và không chịu ảnh hưởng của nút RESET hoặc các chức năng bên trong của DS12C887

PIE – Bit cho phép ngắt theo chu kỳ (Periodic Interrupt Enable) là bit đọc/ghi, nó cho phép bit cờ ngắt theo chu kỳ (Periodic Interrupt Flag (PF)) trong thanh ghi C để điều khiển chân IRQ\ xuống mức thấp Khi bit PIE được đặt lên mức 1, chu kỳ ngắt được tạo

ra bằng cách điều khiển chân IRQ\ xuống mức thấp tuỳ thuộc vào tỉ lệ phân bố của bit RS3-RS0 ở thanh ghi A A 0 in the PIE bit blocks the IRQ\ output from being driven by

a periodic interrupt, but the Periodic Flag (PF) bit is still set at the periodic rate PIE is

not modified by any internal DS12C887 functions but is cleared to 0 on RESET\

AIE – Bit cho phép ngắt báo giờ (Alarm Interrupt Enable (AIE)) là bit đọc/ghi mà khi được đặt lên 1 nó cho phép bit cờ báo giờ(Alarm Flag (AF)) ở thanh ghi C để cho phép ngắt IRQ\ Tín hiệu ngắt báo giờ diễn ra ở tất cả các giây khi cả 3 bytes báo giờ chứa mã báo giờ “don’t care” được thể

hiện ở nhị phân như sau 11XXXXXX Các chức năng bên trong của DS12C887 không

bị ảnh hưởng bởi bit AIE

UIE – Bit cho phép kết thúc quá trình ngắt cập nhật (Update Ended Interrupt Enable (UIE)) là bit đọc/ghi mà cho phép bit cờ kết thúc quá trình cập nhật ở thanh ghi C để cho phép ngắt IRQ\ Chân RESET\ ở mức 0 hoặc chân SET ở mức 1 sẽ xóa bit UIE

SQWE – Khi bit cho phép xuất sóng vuông (Square Wave Enable (SQWE)) được đặt lên mức 1, một tín hiệu sóng vuông có tần số được đặt bởi vị trí được lựa chọn của bit RS3 đến RS0 sẽ điều khiển sóng ra tại chân SQW Khi bit SQWE được đặt ở mức thấp, chân SQW sẽ được giữ ở mức thấp SQWE là bit đọc\ghi và được xóa khi RESET SQWE được đặt lên 1 khi được cấp VCC

DM – Bit kiểu dữ liệu (Data Mode (DM)) quy định khi nào thì thông tin lịch và thời gian ở định dạng nhị phân hoặc BCD Bit DM được đặt bởi chương trình để có định dạng thích hợp và có thể đọc khi được yêu cầu Bit này không bị thay đổi bởi các chức năng bên trong hoặc chân RESET\ Mức 1 của DM sẽ hiển thị dữ liệu nhị phân còn mức 0 hiển thị dữ liệu Binary Coded Decimal (BCD)

24/12 – Bit điều khiển 24/12 xác định kiểu bytes giờ Khi ở mức 1 thì nó chỉ chế độ hiển thị 24 giờ, còn ở mức 0 thì chỉ chế độ hiển thị 12 giờ Bit này là bit đọc ghi và không

bị ảnh hưởng bởi các chức năng bên trong cũng như chân RESET\

DSE – Bit cho phép nhớ công khai (Daylight Savings Enable (DSE)) là bit đọc\ghi, nó cho phép 2 cập nhật đặc biệt khi DSE được đặt lên 1 Vào chủ nhật đầu tiên của tháng 4, thời gian sẽ tăng từ 1:59:59 AM lên 3:00:00 AM Vào chủ nhật cuối cùng của tháng 10, khi thời gian lần đầu tiên đạt được 1:59:59 AM thì nó sẽ đổi thành 1:00:00 AM Chức năng đặc biệt này sẽ không được thực thi nếu bit DSE ở mức 0 Bit này không bị ảnh hưởng bởi các chức năng bên trong cũng như chân RESET\

Điều đó có nghĩa là IRQF = (PF PIE) + (AF AIE) + (UF UIE)

Bất cứ lúc nào bit IRQF được đặt lên 1, chân IRQ\ được đặt xuống mức thấp Bit cờ PF,

AF và UF được xoá khi thanh ghi C được chương trình đọc hoặc chân RESET\ ở mức

thấp

PF - Bit cờ ngắt theo chu kỳ (Periodic Interrupt Flag (PF)) là bit chỉ đọc, nó được đặt lên mức 1 khi có 1 sườn xung được phát hiện ở tín hiệu lựa chọn của bộ chia Từ bit RS3 đến RS0 xác định chu kỳ PF được đặt lên 1 bất chấp trạng thái của bit PIE Khi cả PF và PIE đều ở mức 1, tín hiệu IRQ\ được kích hoạt và sẽ đặt bit IRQF lên mức 1 Bit PF sẽ bị xoá bằng phần mềm đọc thanh ghi C hoặc chân RESET\

AF - Mức 1 của bit cờ cho phép ngắt báo giờ (Alarm Interrupt Flag (AF)) chỉ ra rằng thời gian hiện tại được so sánh với thời gian báo giờ Nếu bit AIE còn ở mức 1, chân IRQ\ sẽ xuống mức thấp và 1 sẽ được đặt vào bit IRQF Khi RESET\ hoặc đọc thanh ghi

C sẽ xoá AF

UF - Bit cờ ngắt kết thúc cập nhật (Update Ended Interrupt Flag (UF)) được đặt sau mỗi chu kỳ cập nhật Khi bit UIE được đặt lên 1, mức 1 ở UF sẽ làm cho bit IRQF lên mức 1, nó sẽ xác định trạng thái chân IRQ\ UF sẽ bị xoá khi thanh ghi C được đọc hoặc

hai mục dữ liệu thời gian thực lẫn dữ liệu RAM đều bị nghi ngờ Bit này không chịu ảnh

hưởng bởi chân RESET

BIT 6 ĐẾN BIT 0 – Những bit được đề cập ở trên của thanh ghi D không được sử dụng Chúng không ghi được và khi đọc thì luôn có giá trị bằng 0

c Chu kỳ cập nhật

DS12C887 thực hiện một chu kỳ cập nhật mỗi lần một giây bất chấp bit SET ở thanh ghi B Khi bit SET ở thanh ghi B được đặt lên 1, bộ phận sao chép từ bộ đệm các bytes thời gian, lịch, báo giờ sẽ không hoạt động và sẽ không cập nhật thời gian khi thời gian tăng lên Tuy nhiên, quá trình đếm giờ vẫn tiếp tục để cập nhật bộ nhớ nội để sao chép vào bộ đệm Hành động này cho phép thời gian vẫn duy trì độ chính xác mà không phụ thuộc quá trình đọc hoặc ghi bộ đệm thời gian, lịch và báo giờ và cũng chắc chắn rằng những thông tin về thời gian và lịch là phù hợp Chu kỳ cập nhật cũng so sánh những bytes báo giờ với những bytes thời gian tương ứng và kết quả là có báo giờ nếu giống nhau hoặc là mã “don’t care” được đặt cho tất cả 3 vị trí Có 3 cách có thể điều khiển truy cập đồng hồ thời gian thực mà có thể tránh được bất kỳ khả năng truy cập các dữ liệu về thời gian và lịch mâu thuẫ với nhau Cách thứ nhất sử dụng ngắt kết thúc cập nhật Nếu được kích hoạt, một tín hiệu ngắt sẽ xảy ra sau mỗi chu kỳ cập nhật mà chỉ ra rằng

có hơn 999ms để đọc những thông tin về thời gian và ngày tháng thực Nếu ngắt này được sử dụng, bit IRQF ở thanh ghi C phải được xóa trước khi bỏ những ngắt thường lệ Cách thứ 2 sử dụng bit đang cập nhật (Update-In-Progress (UIP)) ở thanh ghi A để xác nhận răng chu kỳ cập nhật đang được tiến hành Bit UIP sẽ phát xung mỗi lần một giây Sau khi bit UIP lên mức cao, quá trình cập nhật tiến hành sau 244µs Nếu bit UIP ở mức thấp, nó cần ít nhất 244µs trước khi dữ liệu thời gian/lịch thay đổi Chính vì vậy, người

sử dụng có thể tránh được những phục vụ ngắt thông thường mà có thể làm thời gian cần thiết để đọc đúng dữ liệu thời gian/lịch vượt quá 244µs Cách thứ 3 sử dụng ngắt theo chu kỳ để xác định khi có một chu kỳ cập nhật Bit UIP ở thanh ghi A được đặt lên mức 1 trong khi đặt bit PF ở thanh ghi C Ngắt theo chu kỳ xuất hiện làm cho một phần lớn của hơn của tBUC cho phép thông tin thực về thời gian và lịch có thể đạt được tại tất cả nơi xảy ra của chu kỳ ngắt Việc đọc chỉ có thể hoàn tất khi 1 ( tPI/2 + tBUC ) để chắc chắn rằng dữ liệu không được đọc trong suốt quá trình cập nhật

d Giao tiếp bus với các chế độ định thời

Hình 2 giao tiếp bus với IC Motorola

Hình 3 Giao tiếp bus với IC Intel

2 tính toán các thông số cần thiết:

Công suất tiêu thụ tối đa : PD = 5,5V * 15mA = 82,5mW

B KHỐI XỬ LÝ TRUNG TÂM ( AT89S52)

Thông số cơ bản của AT89S52

Vùng điện áp hoạt động : 4V - 5.5V

Dòng tiêu thụ tối đa lúc hoạt động : 25mA

Dòng tiêu thụ tối đa lúc không tải : 6.5mA

Vùng nhiệt độ hoạt động : - 400C đến +850C

Dòng ra tối đa trên 1 chân port : 10mA

Dòng ra tối đa trên 1 port : 26mA ( port 0 ) và 15mA ( port 1,2,3 )

Tổng dòng ra tối đa trên tất cả các chân ngõ ra : 71mA

Tần số dao động tối đa của thạch anh : 24MHz

Dung lượng bộ nhớ flash : 8KB

Dung lượng bộ nhớ Ram nội : 256 byte

1 CẤU TRÚC CỦA 8051:

Trung tâm của 8051 vẫn là vi xử lý trung tâm (CPU) Để kích thích cho toàn bộ

hệ thống hoạt động, 8051 có bộ tạo dao động nội với thạch anh được ghép bên ngoài với tần số khoảng từ vài Mhz đến 24 Mhz Liên kết các phần tử với nhau là hệ thống BUS nội, gồm có BUS dữ liệu, BUS địa chỉ và BUS điều khiển 8051 có 4K ROM, 128 bytes RAM và một số thanh ghi bộ nhớ … Nó giao tiếp với bên ngoài qua 3 cổng song song và một cổng nối tiếp có thể thu, phát dữ liệu nối tiếp với tốc độ lập trình được Hai bộ định thời 16 bit của 8051 còn có 2 ngắt ngoài cho phép nó đáp ứng và xử lý điều kiện bên ngoài theo cách ngắt quảng, rất hiệu quả trong các ứng dụng điều khiển Thông qua các chân điều khiển và các cổng song song 8051 có thể mở rộng bộ nhớ ngoài lên đến 64Kbs

dữ liệu

Hình 4 sơ đồ khối của 8051

2 SƠ LƯỢC VỀ CÁC CHÂN CỦA 8051

Mục này giới thiệu cấu trúc phần cứng của 8051 từ những chân được nhìn thấy bên ngoài Dưới đây chỉ mô tả ngắn gọn chức năng của từng chân Trong 40 chân có đến 32 chân có chức năng như cổng xuất nhập, 24 trong số chúng được dùng cho hai mục đích khác nhau Mỗi chân có thể là đường xuất nhập, đường điều khiển hoặc là một phần của địa chỉ hay dữ liệu Thiết kế thường có bộ nhớ ngoài hay các thiết bị ngoại vi sử dụng những port để xuất nhập dữ liệu Tám đường trong mỗi port được dùng như một đơn vị giao tiếp song song như máy in, bộ biến đổi tương tự số, v.v… Hoặc mỗi đường cũng có thể hoạt động một cách độc lập trong giao tiếp với các thiết bị đơn bit như: transitor, LED, switch, solenoids …

PSEN (cho phép nạp chương trình)

8051 có 4 chân tín hiệu điều khiển PSEN là tín hiệu điều khiển được xuất ra ở chân

29 Tín hiệu điều khiển này cho phép lập trình ở bộ nhớ ngoài và thường được nối với các chân OE của EPROM để đọc mã lệnh từ bộ nhớ ngoài vào thanh ghi lệnh của

8051 Nó xuống mức thấp trong khi đọc lệnh Mã lệnh đọc từ EPROM, qua bus dữ liệu, được chốt vào thanh ghi của 8051 Khi thi hành chương trình từ ROM nội PSEN được giữ ở mức cao (trạng thái không tác động)

Ø EA (truy xuất vùng nhớ ngoài)

EA là một tín hiệu vào có thể ở mức cao hay thấp Nếu ở mức cao 8051 thi hành chương trình ở ROM nội, 4K/8K chương trình Nếu ở mức thấp, chương trình chỉ được thi hành từ bộ nhớ ngoài Đối với 8031/8231 EA phải được giữ ở mức thấp vì chúng không có ROM nội EA cũng chính là chân nhận điện áp mức cao để nạp EPROM nội

Ø ALE (cho phép chốt địa chỉ)

ALE là tín hiệu được xuất ra ở chân 20, rất quen thuộc với những ai đã từng làm việc với vi xử lý 8085, 8086 của Intel 8051 dùng ALE để phân kênh cho bus địa chỉ

và bus dữ liệu Khi port 0 được dùng làm bus dữ liệu và byte thấp của bus địa chỉ – ALE là tín hiệu dùng để chốt địa chỉ vào thanh ghi chốt bên ngoài trong nữa đầu của một chu kỳ máy Sau đó Port 0 sẵn sàng để truy xuất dữ liệu trong nữa chu kỳ còn lại

Xung ALE có tần số bằng 1/6 lần tần số bộ dao động nội và có thể dùng như một xung clock cho mục đích nào đó khi hệ thống không làm việc Nếu tốc độ 8051 là 12 MHz thì tần số xung ALE là 2 MHz Một xung ALE bị mất khi có một lệnh MOVX được thi hành

Ngõ vào dao động nội

P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7

RXD TXD INT0 INT1 T0 T1

WR

RD

Ngõ vào nhận dữ liệu nối tiếp

Ngõ xuất dữ liệu nối tiếp

Ngõ vào ngắt ngoài thứ 0

Ngõ vào ngắt ngoài thứ 1

Ngõ vào của Timer / couter thứ 0

Ngõ vào của Timer / couter thứ1

Tín hiệu điều khiển ghi dữ liệu lên bộ nhớ ngoài

Tín hiệu điều khiển đọc dữ liệu từ bộ nhớ ngoài

Bảng 3. Chức năng của các chân điều khiển

Ngõ vào dao động nội được mô tả như hình dưới đây, có một thạch anh được nối với chân 19 (XTAL1) và 18 (XTAL2) Có thể mắc thêm tụ để ổn định dao động Thạch anh 12 MHz thường dùng cho họ MCs-51, trừ IC 80C31BH có thể dùng thạch anh lên đến 16 MHz Tuy nhiên, không nhất thiết phải dùng thạch anh mà ta có thể

ghi chốt

dùng mạch dao động TTL tạo xung Clock đưa vào chân XTAL1 và lấy đảo của nó đưa vào XTAL2

Ø RST (Reset)

Ngõ vào RST (chân 19) là chân master reset của 8051 Khi nó ở mức cao (trong khoảng ít nhất 2 chu kỳ máy) các thanh ghi nội được nạp với giá trị tương ứng theo thứ tự khởi động hệ thống

Bus nội của 8051

dữ liệu đúng từ chân port trừ khi set chốt trở lại

4 TỔ CHỨC BỘ NHỚ

Hầu hết các bộ nhớ các vi xử lý đều dựa theo cấu trúc Von Neuman về phân chia vùng nhớ cho chương trình và dữ liệu Điều này cho phép chương trình được lưu giữ trong đĩa và chỉ load vào bộ nhớ mỗi khi thi hành Do đó dữ liệu và chương trình đều nằm trong RAM Đối với vi điều khiển thì khác, CPU được coi là hệ thống máy tính Nó

là trung tâm của thiết bị điều khiển Nó bị giới hạn về bộ nhớ Chương trình điều khiển nằm trong ROM

Vì lý do này mà bộ nhớ của vi điều khiển 8051 dựa theo cấu trúc Harvard để phân chia vùng chương trình (code mã lệnh) và dữ liệu Như đã mô tả ở bảng 3 cả hai vùng mã lệnh và dữ liệu đều nằm ở bộ nhớ nội Tuy nhiên cả hai cũng có thể mở rộng ra bộ nhớ ngoài, có thể lên đến 64Kb cho vùng địa chỉ

Bộ nhớ nội gồm có ROM nội (chỉ đối với 8051/8052) và RAM ngoại RAM chia thành nhiều vùng: vùng dành cho mục đích nào đó, vùng có thể truy xuất bit, các khối (bank) thanh ghi, và các thanh ghi đặc biệt

Có hai điều đáng lưu ý ở đây: (a) các thanh ghi và các cổng xuất nhập đều được phân chia địa chỉ và có thể truy xuất chúng như những vùng khác (b) stack thường được phân chia vào RAM nội hơn là vùng nhớ ngoài Đây là một đặc điểm của vi điều khiển

Vùng tổng quát

Vùng RAM này chiếm 80 bytes từ địa chỉ 30H đến địa chỉ 7FH Vùng nhớ 32 bytes bên dưới cũng có thể được dùng như vùng này mặc dù nó được dùng cho mục đích khác Bất kỳ vị trí nào trong vùng này đều có thể truy xuất tự do bằng địa chỉ trực tiếp hoặc gián tiếp Ví dụ để đọc nội dung byte nhớ nội của địa chỉ 5FH vào thanh ghi ACC, ta dùng lệnh sau:

Lệnh đầu tiên nạp giá trị 5FH cho thanh ghi R0 Lệnh thứ hai dùng chuyển dữ liệu được chỉ ra bởi R0 và thanh ghi tích luỹ (ACC)

Vùng nhớ có khả năng truy xuất bit:

8051 có tất cả 210 vị trí có thể truy xuất bit Trong đó có 128 bits (16 bytes) từ địa chỉ 20H đến 2FH và các bit thuộc các thanh ghi chức năng Khả năng truy xuất bit bằng các phần mềm là một điểm mạnh của vi điều khiển Bits có thể được set, clear, and, or, v.v… bằng một lệnh đơn

Vùng nhớ này có thể truy xuất như bytes hoặc bit Ví dụ để set bit 67H ta dùng lệnh sau:

Các ngăn thanh ghi (Register banks):

32 bytes nằm ở cuối vùng RAM nội là các ngăn thanh ghi Tập lệnh của 8051 chỉ truy xuất 8 thanh ghi trong vùng này, từ R0 đến R7

Tại một thời điểm chỉ truy xuất được một ngăn thanh ghi mà thôi Các thanh ghi này có địa chỉ mặc định 00H đến 07H khi reset hệ thống (bank 0) Lệnh sau đây đọc nội dung byte nhớ có địa chỉ 05H vào thanh ghi tích luỹ

5 CÁC THANH GHI CÓ CHỨC NĂNG ĐẶC BIỆT

Hầu hết các thanh ghi nội của các vi điều khiển đều có thể được truy xuất thông qua tên

đã được định nghĩa Ví dụ INC A

Các thanh ghi nội của 8051 chiếm một phần của vùng nhớ nội, vì vậy mỗi thanh ghi đều có một địa chỉ Các thanh ghi chức năng (FSRs) nằm trong vùng nhớ cao từ 80H đến FFH Lưu ý có một số bytes trong vùng này không được định nghĩa Chỉ có 21 địa chỉ thanh ghi chức năng được định nghĩa (26 địa chỉ đối với 8052/8032)

Mặc dù có thể truy xuất các thanh ghi chức năng thông qua tên của nó, hầu hết các thanh ghi này được truy xuất bằng địa chỉ trực tiếp Một số thanh ghi có thể truy xuất bằng byte hoặc bit Trong lập trình phải cẩn thận khi truy xuất bit thông qua byte

Ví dụ lệnh sau:

Set bit 0 trong thanh ghi ACC, các bit khác vẫn không thay đổi Lưu ý địa chỉ của một bit trong một thanh ghi chức năng luôn được xác định bởi 5 bit cao của địa chỉ thanh ghi

đó Ví dụ một bit trong thanh ghi P1 (90H hay 10010000B) hay có địa chỉ 9xH hay 10010xxxB

Thanh ghi trạng thái chương trình (PSW) sẽ được mô tả chi tiết trong phần sau, các thanh ghi chức năng còn lại được mô tả ngắn gọn và sẽ được mô tả chi tiết trong những chương sau

Thanh ghi trạng thái chương trình có địa chỉ 0Dh, chứa các bit trạng thái chương trình Các bit trạng thái được mô tả như sau:

* Cờ Carry

Cờ carry có hai chức năng:

+ Được dùng trong các phép toán số học thông thường Nó là cờ nhớ của phép tính cộng và cờ mượn của phép tính trừ Ví dụ các thanh ghi ACC có nội dugn FFH thì lệnh “ADD A, #1” làm cho ACC bằng 00H và cờ nhớ được set

+ Cờ carry còn được dùng như “thanh ghi tích luỹ 1 bit” cho các phép toán luận lý trên bit Ví dụ lệnh sau AND bit 25H với cờ carry và đặc kết quả vào cờ carry: “ANL

C,25H ;”

* Cờ nhớ phụ (auxiliary carry – AC) :

Khi cộng các giá trị BCD, cờ AC được set nếu bit thứ ba tràn hay 4 bit thấp có giá trị từ 0AH đến 0FH Khi cộng số BCD, sau phép cộng phải dùng lệnh DA A (decimal adjust accumulator) để chỉnh kết quả cộng về dạng BCD

* Cờ 0:

Cờ này dành cho người sử dụng trong các ứng dụng lập trình

* Bit chọn ngăn thanh ghi:

Hai bit RS0 và RS1 dùng để cho ngăn thanh ghi, chúng được xóa khi reset hệ thống và

có thể thay đổi bằng phần mềm Ví dụ các lệnh sau sẽ chọn ngăn thanh ghi thứ ba và ghi nội dung R7 (địa chỉ 1FH) vào ACC

Hex: 0F Decimal : 15

8E tương đương với –116 Rõ ràng kết quả 142 không chính xác Vì vậy bit OV được set

Bit Ký

hiệu

Địa chỉ

-

-

-

- D2h D1h D0h

Cờ nhớ

Cờ nhớ phụ

Cờ Zero Chọn thanh ghi dự trữ 1 Chọn thanh ghi dự trữ 2 00=bank0, địa chỉ 00h-07h 01=bank1, địa chỉ 08h-0Fh 10=bank2, địa chỉ 10h-17h 11=bank3, địa chỉ 18h-1Fh

Ø Thanh ghi B

Thanh ghi B có địa chỉ F0h, chủ yếu dùng với thanh ghi ACC trong các phép toán nhân

và chia Lệnh MUL AB nhân các số 8 bit không dấu trong thanh ghi A và B Kết quả là một số 16 bit chứa trong thanh ghi ACC (byte thấp) và B (byte cao) Lệnh DIV B chia thanh ghi ACC cho B Kết quả thương số được lưu trong thanh ghi ACC số dư được lưu trong thanh ghi B Thanh ghi B cũng được dùng như những thanh ghi khác và có thể truy xuất bit (địa chỉ F0h đến F7h)

Ø Con trỏ ngăn chồng (stack pointer – SP)

Stack – pointer là một thanh ghi 8 bit có địa chỉ 81H Nó chứa địa chỉ hiện thời của đỉnh stack Khi đẩy dữ liệu vào stack, SP tăng lên một giá trị, tiếp theo dữ liệu được ghi vào stack Khi lấy dữ liệu ra khỏi stack, dữ liệu được đọc ra trước sau đó SP được giảm Stack của 8051 nằm trong vùng RAM nội và có thể truy xuất bằng địa chỉ trực tiếp 128 bytes đầu tiên đối với 8051/8031 và

256 bytes đối với 8052/8032 trong vùng RAM nội có thể dùng làm stack Để tạo ra stack bắt đầu tại 60H, ta khởi động thanh ghi SP:

Stack được truy xuất một cách rõ ràng bằng các lệnh PUSH, POP để lưu trữ tạm thời hay truy xuất dữ liệu Nó cũng có thể được truy xuất ngầm khi có các lệnh gọi đến chương trình con Các lệnh ACALL, LCALL hay ngắt sẽ đẩy thanh ghi đếm chương trình (PC) vào stack Lệnh RET, RETI trả giá trị trong stack lại cho PC

Ø Con trỏ dữ liệu (DPTR)

Con trỏ dữ liệu dùng để truy xuất mã hay dữ liệu từ bộ nhớ ngoài và thanh ghi 16 bit Thanh ghi này gồm hai thanh ghi DPL (byte thấp, địa chỉ 82H) và DPH (byte cao, địa chỉ 83H) Ba lệnh sau đây sẽ ghi giá trị 55H vào RAM ngoài tại địa chỉ 1000H

Ø Các thanh ghi Port:

Các port của 8051 gồm có port 0 địa chỉ 80H, port 1 địa chỉ 90H, port 2 địa chỉ A0H, port 3 địa chỉ B0H Các port 0, 2 và 3 không được dùng để xuất nhập nếu đang sử dụng

bộ nhớ ngoài Còn lại port 1 có thể dùng để xuất nhập (I/O)

Tất cả các port đều có thể dùng truy xuất bit Điều này cung cấp cho vi điều khiển khả năng giao tiếp rất mạnh Ta có thể dùng chân P1.7 để đóng mở động cơ Chân P1.7 nối với transitor để lái một relay đóng mở động cơ Lệnh SETB P1.7 mở động cơ Lệnh CLR P1.7 tắt động cơ

Hai lệnh trên dùng toán tử dấu chấm để xác định địa chỉ bit trong một byte

Ø Các thanh ghi bộ định thời:

8051 có hai bộ định thời 16 bit Timer 0 có địa chỉ 8AH (TL0 byte thấp) và 8DH (TH1 byte cao) Ngoài bộ định thời còn có hai thanh ghi: thanh ghi điều khiển TCON địa chỉ 88H và thanh ghi xác định mode cho timer TMOD địa chỉ 89H Trong đó chỉ có thanh ghi TCON truy xuất được từng bit

Ø Các thanh ghi cổng nối tiếp:

8051 chứa cổng nối tiếp bên trong MCU để giao tiếp với các thiết bị nối tiếp như thiết

bị đầu cuối, modem v.v… Cổng nối tiếp gồm có hai thanh ghi: một thanh ghi đệm SBUF

là nạp dữ liệu để truyền đi Đọc SBUF là nhận dữ liệu đã thu được vào Các mode truyền

có thể được lập trình thông qua thanh ghi điều khiển cổng kế tiếp Thanh ghi này có thể truy xuất bit và có địa chỉ 98H

Ø Các thanh ghi ngắt:

8051 có 5 nguồn ngắt và hai mức ưu tiên Các ngắt bị cấm khi reset hệ thống Các ngắt được cho phép thông qua thanh ghi IE có địa chỉ 0AH Các mức ưu tiên cũng được set bởi thanh ghi IP tại địa chỉ B8H Cả hai thanh ghi này đều có thể truy xuất bit

IE có địa chỉ A8H Ngắt chỉ được chấp nhận khi thanh ghi này đã được lập trình

Ø Thanh ghi PCON (Power Control Register)

Thanh ghi PCON có địa chỉ 87H, chứa các bits điều khiển linh tinh, được tóm tắt trong bảng 4

Bit SMOD nhân đôi tốc độ truyền nối tiếp ở các mode 1, 2 và 3 Các bit 4, 5, 6 không được định nghĩa Bit 3 và 2 là hai cờ được tùy ý trong lập trình ứng dụng

Các bit PD (power down) và IDL (idle) đều có trong các họ IC MCS-51 nhưng chỉ với

IC dùng CMOS mà thôi

Lệnh set bit IDL là lệnh được thi hành cuối cùng trước khi CPU vào chế độ idle ở tín hiệu này chế độ xung clock được ngắt ra khỏi CPU, nhưng không ngắt ra khỏi ngắt quãng, timer và cổng nối tiếp Trạng thái CPU và nội dung các thanh ghi được bảo toàn Các chân của cổng song song được giữ ở mức trạng thái của chúng ALE và PSEN ở mức cao

Các chế độ idle kết thúc khi có bất kỳ một ngắt nào hoặc reset hệ thống, đồng thời bit IDL bị xóa

+ Power down Mode

PD IDL

Tốc độ kép; khi được set, tốc độ truyền nối tiếp được nhân đôi các chế độ 1,2,3

Không được định nghĩa

“nt”

“nt”

Cờ dùng cho mục đích tổng quát 1

Cờ dùng cho mục đích tổng quát 2 Power down, set mode power down Chỉ thoát khi reset Idle mode, set mode idle Thoát khi có ngắt hoặc reset

Bảng 4 Tóm tắt thanh ghi PCON

Lệnh set bit PD là lệnh cuối cùng trước khi CPU chuyển sang mode power down

ở chế độ này: (1) bộ dao động nội ngưng hoạt động, (2) các chức năng bị dừng, (3) nội dung RAM nội được giữ ở mức logic của chún, (5) ALE và PSEN ở mức thấp Chỉ có thể thoát khỏi chế độ này khi reset hệ thống

Khi ở chế độ power down, Vcc có thể giảm đến 2V Lưu ý cần phải trả lại mức áp 5V cho Vcc khi thoát khỏi chế độ power down

6 HOẠT ĐỘNG RESET

8051 được reset khi giữ chân RST ở mức cao ít nhất trong hai chu kỳ máy và sau

đó trả về mức thấp RST có thể được nối với switch hoặc mạng tụ, trở để tạo tính reset

Trạng thái của tất cả thanh ghi sau khi reset hệ thống tóm tắt trong bảng 5 Thanh ghi đếm chương trình được nạp giá trị 0000H sau khi reset Khi RST xuống mức thấp chương trình luôn bắt đầu tại điểm 0000H Nội dung các thanh ghi trong RAM nội không

bị ảnh hưởng bởi hoạt động reset

Bảng 5 giá trị các thanh ghi sau khi reset hệ thống

PC ACC

B PSW

SP DPTR PORT 0 3

IP

IE Timer registers SCON SBUF PCON (HMOS) PCON (CMOS)

0000H 00H 00H 00H 07H 0000H FFH XXX00000B 0XX00000B 00H 00H 00H 0XXXXXXXB 0XXX0000B

C-Khối hiển thị LED MA TRẬN:

1 Giới thiệu về led ma trân:

Led ma trận là 1 tập các led đơn được bố trí theo dạng ma trận cho phép hiển thị được các kí tự bất kì Các nhà chế tạo đã tích hợp các dạng ma trận tính theo led 5*7 (5 cột và 7 hàng) hoặc 8x8(8 cột và 8 hàng) và tính theo kích thước và phân biệt theo màu của led, cuối cùng là phân biệt led sáng trong nhà (indoor) hay led sáng ngòai trời (outdoor) Led sáng trong nhà thì khổng thể dùng được ngoài trời

vì ánh sáng mặt trời chiếu vào làm chúng ta không nhìn thấy rõ, chỉ có led outdoor mới thấy rõ,, và dĩ nhiên led outdoor sẽ có giá thành cao hơn

Giới thiệu led ma trận 5x7 với 4 màu khác nhau:

2.Cấu tạo và phương pháp điều khiển led ma trận:

Led ma trận là một tập hợp các led đơn với cách kết nố như sau: theo hàng thì các anode nối chung, theo cột thì các cathode nối chung, với led ma trận 5x7 thì cso 7 hàng và 5 cột anode nối với mức H và cathode nối mức L thì led sáng, các trường hợp còn lại thì led tắt Hãy quan sát led ma trận 8x8 đang hiển thị chữ A,

có 2 cách hiển thị chữ A:

Cách 1: dữ liệu gởi ra hàng mã qué gởi ra cột:

Mỗi kí tự có 5 byte mã:

Byte mã thứ nhất gởi ra 8 hàng (led nào sabgs thì bit tương ứng bằng 1, led nào tắt thì bit tương ứng bằng 0) và cho cột thứ nhất xuống mức L, các cột còn lại ở mức H

- Byte mã thứ 2 gởi ra 8 hàng, cột thứ hai xuống mức L

- Byte mã thứ 3 gởi ra 8 hàng, cột thứ ba xuống mức L

- Byte mã thứ 4gởi ra 8 hàng, cột thứ tư xuống mức L

- Byte mã thứ 5 gởi ra 8 hàng, cột thứ năm xuống mức L

Do tốc độ thực hiện nhanh nên chúng ta sẽ nhìn thấy chữ A sáng

Nếu hàng trên cùng là H0 và hàng dưới là H7 thì mã chữ A và mã quét được tóm tắt như sau:

Đễ thực hiện quét cột và dễ dàng cho việc mở rộng cột khi kết nối nhiều led ma trận với nhau thì thanh ghi dịch thường được sử dụng

Với ma trận 8x8 thì thời gian sáng của 1 cột là 1/8 chu kì quét, thời gian tắt là 7/8, chính vì thế led sẽ sáng không rõ nếu làm việc với dòng và áp định mức Để

tăng cường độ sáng thì phải tăng áp và dòng Bình thường led làm việc với dòng 10mA đến 20mA và áp là 2V, nhưng với phương páhp quét cho 1 led 8x8 thì dòng phải tăng lên khoảng 8 lần từ 80mA đến 160mA tương ứng

Cách tinh toán như sau: với dòng làm việc bình thường (không quét) chọn là 20mA, áp làm việc định mức 2V Khi đó điện trở của mỗi led là:

ILED_TB=

8

160mA

= 20mA Suy ra điện áp cung cấp cho led:

• Mỗi một thời điểm chỉ có 1 cột sáng nên dòng tiêu thụ thấp

• Mạch điện đơn giản

Khuyết điểm:

Bị giới hạn số cột vì khi mở rộng càng nhiều cột thì thời gian tắt của led tăng thêm => tăng dòng quá lớn nguy hiểm cho led và led sáng không rõ sinh ra hiện tượng chập chờn Giả sử có 100 cột thì cho dù quét nhanh hay quét chậm thì thời gian sáng của mỗi cột vẫn không đổi bằng 1/100 thời gian tắt bằng 99/100

Cách 2: dữ liệu gởi ra cột, mã quét gởi ra hàng

Mỗi kí tự có 5 byte mã giống cách 1, nhưng trình tự thực hiện như sau:

- Cho 5 bit thứ 0 của 5 byte mã chữ A được dịch ra các cột, cho hàng H0 dẫn – khi đó hàng H0 sáng tùy thuộc vào dữ liệu

- Cho 5 bit thứ 1 của 5 byte mã chữ A được dịch ra các cột, cho hàng H1 dẫn – khi đó hàng H1 sáng tùy thuộc vào dữ liệu

- Cho 5 bit thứ 2 của 5 byte mã chữ A được dịch ra các cột, cho hàng H2 dẫn – khi đó hàng H2 sáng tùy thuộc vào dữ liệu

Để đáp ứng được tốc độ quét khi bảng quan báo có nhiều led thì phải sử dụng các IC có tốc độ làm việc cao khoảng vài chục MHz như CPLD để phụ trách công việc này

CHƯƠNG 3: SƠ ĐỒ NGUYÊN LÝ VÀ LAYOUT CỦA CÁC

KHỐI TRONG MẠCH

Hình 1: Sơ đồ nguyên lý khối nguồn cung cấp

Hình 2: Sơ đồ mạch công suất cho led ma trận

Hình 3: Sơ đồ nguyên lý mạch nút nhấn

Hình 4: Sơ đồ khối xử lý trung tâm

Hình 5: Sơ đồ nguyên lý kết nối Dallass và chuông

Hình 6: Sơ đồ nguyên lý mạch hiển thị led ma trận