1. Trang chủ
  2. » Kỹ Thuật - Công Nghệ

Bài giảng Kỹ thuật số - Chương 3a

36 802 3
Tài liệu đã được kiểm tra trùng lặp

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 36
Dung lượng 594,8 KB

Nội dung

Kỹ thuật số là môn học nghiên cứu về các mức logic số phương pháp biểu diễn tối thiểu hoá bài toán về tín hiệu số, nghiên cứu các mạch số cơ bản: mạch tổ hợp, mạch dãy

Chỉång 3. Cạc pháưn tỉí logic cå bn Trang 27 Chỉång 3 CẠC PHÁƯN TỈÍ LOGIC CÅ BN 3.1. KHẠI NIÃÛM VÃƯ MẢCH SÄÚ 3.1.1. Mảch tỉång tỉû Mảch tỉång tỉû (cn gi l mảch Analog) l mảch dng âãø xỉí l cạc tên hiãûu tỉång tỉû. Tên hiãûu tỉång tỉû l tên hiãûu cọ biãn âäü biãún thiãn liãn tủc theo thåìi gian. Viãûc xỉí l bao gäưm cạc váún âãư: Chènh lỉu, khúch âải, âiãưu chãú, tạch sọng. Nhỉåüc âiãøm ca mảch tỉång tỉû : - Âäü chäúng nhiãùu tháúp (nhiãùu dãù xám nháûp). - Phán têch thiãút kãú mảch phỉïc tảp. Âãø khàõc phủc nhỉỵỵng nhỉåüc âiãøm ny ngỉåìi ta sỉí dủng mảch säú. 3.1.2. Mảch säú Mảch säú (cn gi l mảch Digital) l mảch dng âãø xỉí lï tên hiãûu säú. Tên hiãûu säú l tên hiãûu cọ biãn âäü biãún thiãn khäng liãn tủc theo thåìi gian hay cn gi l tên hiãûu giạn âoản, nọ âỉåüc biãøu diãùn dỉåïi dảng sọng xung våïi 2 mỉïc âiãûn thãú cao v tháúp m tỉång ỉïng våïi hai mỉïc âiãûn thãú ny l hai mỉïc logic ca mảch säú. Viãûc xỉí l åí âáy bao gäưm cạc váún âãư: - Lc säú. - Âiãưu chãú säú /Gii âiãưu chãú säú. - M họa . . . . Ỉu âiãøm ca mảch säú so våïi mảch tỉång tỉû : - Âäü chäúng nhiãùu cao (nhiãùu khọ xám nháûp). - Phán têch thiãút kãú mảch säú tỉång âäúi âån gin. Vç váûy, hiãûn nay mảch säú âỉåüc sỉí dủng khạ phäø biãún trong táút c cạc lénh vỉûc nhỉ : Âo lỉåìng säú, truưn hçnh säú, âiãưu khiãøn säú. . . Bi ging K Thût Säú Trang 28 3.1.3. H logic dỉång/ám Hçnh 3.1 vi K Trảng thại logic ca mảch säú cọ thãø biãøu diãùn bàòng mảch âiãûn âån gin nhỉ trãn hçnh 3.1: Â- K Måí : Ân tàõt - K Âọng: Ân sạng Trảng thại Âọng/Måí ca khọa K hồûc trảng thại Sạng/Tàõt ca ân  cng âỉåüc âàûc trỉng cho trảng thại logic ca mảch säú. Nãúu thay khọa K bàòng khọa âiãûn tỉí dng BJT nhỉ trãn hçnh 3.2: vi RB Rc Q v0 +Vcc vi Rc Q RBv0 -Vcca)Hçnh 3.2. Biãøu diãùn trảng thại logic ca mảch säú bàòng khọa âiãûn tỉí dng BJT b) Hçnh 3.2a: - Khi vi = 0 → BJT tàõt → v0 = +Vcc - Khi vi > 0 → BJT dáùn bo ha → v0 = v ces = 0,2 (V). Hçnh 3.2b: - Khi vi = 0 → BJT tàõt → v0 = -Vcc- Khi vi < 0 v â låïn âãø tha mn âiãưu kiãûn dáùn bo ha IB ≥ minβIcs → BJT dáùn bo ha → v0 = -vces = - 0,2 (V). Ngỉåìi ta phán biãût ra hai loải logic: - Chn: Vlogic 1 > Vlogic 0 → h logic dỉång : Logic dỉång. 0 logicV 1 logicV0v 0 logicV5v 1 logicV〉⇒==⎪⎭⎪⎬⎫ Chỉång 3. Cạc pháưn tỉí logic cå bn Trang 29 - Chn : Vlogic 1 < Vlogic 0 → h logic ám : Logic ám. V V0,2v- V5v- V0 logic1 logic0 logic1 logic〈⇒⎪⎭⎪⎬⎫== Logic dỉång v logic ám l nhỉỵng h logic t, ngoi ra cn nhỉỵng h logic måì. 3.2. CÄØNG LOGIC 3.2.1. Khại niãûm Cäøng logic l mäüt trong cạc thnh pháưn cå bn âãø xáy dỉûng mảch säú. Nọ âỉåüc thiãút kãú trãn cå såí cạc pháưn tỉí linh kiãûn bạn dáùn nhỉ Diode, BJT, FET âãø hoảt âäüng theo bng trảng thại cho trỉåïc. 3.2.2 Phán loải Cọ ba cạch phán loải cäøng logic: - Phán loải cäøng theo chỉïc nàng. - Phán loải cäøng theo phỉång phạp chãú tảo. - Phán loải cäøng theo ng ra. 3.2.2.1. Phán loải cäøng theo chỉïc nàng a. Cäøng khäng âo (BUFFER) Cäøng khäng âo hay cn gi l cäøng âãûm (BUFFER) l cäøng cọ mäüt ng vo v mäüt ng ra våïi k hiãûu v bng trảng thại hoảt âäüng nhỉ hçnh v. +Bng trảng thại:y x 0110yxHçnh 3.3. K hiãûu v bng trảng thại ca cäøng khäng âo Phỉång trçnh logic mä t hoảt âäüng ca cäøng: y = x Bi ging K Thût Säú Trang 30 Trong âọ: - Våïi x l ng vo cọ tråí khạng vo Zv vä cng låïn → do âọ cäøng khäng âo (hay cäøng âãûm) khäng cọ kh nàng hụt dng låïn åí ng vo. - Våïi ng ra y cọ tråí khạng ra Zra nh → cäøng âãûm cọ kh nàng cung cáúp dng ng ra låïn. Chênh vç váûy ngỉåìi ta sỉí dủng cäøng khäng âo giỉỵ vai tr, chỉïc nàng l cäøng âãûm theo 2 nghéa sau: - Dng âãø phäúi håüp tråí khạng. - Dng âãø cạch ly v náng dng cho ti. b.Cäøng âo (NOT) Cäøng ÂO (cn gi l cäøng NOT) l cäøng logic cọ 1 ng vo v 1 ng ra, våïi k hiãûu v bng trảng thại hoảt âäüng nhỉ hçnh v: Bng trảng thại: yx 0101yxHçnh 3.4. K hiãûu v bng trảng thại cäøng ÂO Phỉång trçnh logic mä t hoảt âäüng ca cäøng ÂO: y = x Cäøng âo giỉỵ chỉïc nàng nhỉ mäüt cäøng âãûm, nhỉng ngỉåìi ta gi l âãûm âo vç tên hiãûu ng ra ngỉåüc pha våïi tên hiãûu ng vo. Ghẹp hai cäøng âo ta âỉåüc cäøng khäng âo (hçnh 3.5): xxxx =x Hçnh 3.5. Sỉí dủng 2 cäøng ÂO tảo ra cäøng ÂÃÛM Chỉång 3. Cạc pháưn tỉí logic cå bn Trang 31 c. Cäøng Vì (AND) Cäøng AND l cäøng logic thỉûc hiãûn chỉïc nàng ca phẹp toạn nhán logic våïi 2 ng vo v 1 ng ra k hiãûu nhỉ hçnh v: Phỉång trçnh logic mä t hoảt âäüng ca cäøng AND: y = x1.x2Bng trảng thại hoảt âäüng ca cäøng AND 2 ng vo: x2 yx1 x1x2y 0 0 0 0 1 0 1 0 0 1 1 1 Hçnh 3.6. Cäøng AND Tỉì bng trảng thại ny ta cọ nháûn xẹt: Ng ra y chè bàòng 1 (mỉïc logic 1) khi c 2 ng vo âãưu bàòng 1, ng ra y bàòng 0 (mỉïc logic 0) khi cọ mäüt ng vo báút k (x1 hồûc x2) åí mỉïc logic 0. Xẹt trỉåìng håüp täøng quạt cho cäøng AND cọ n ng vo x1, x2 . xn: yAND= ⎩⎨⎧==∀=∃)n1,(i1x10x0ii Váûy, âàûc âiãøm ca cäøng AND l: ng ra y chè bàòng 1 khi táút c cạc ng vo âãưu bàòng 1, ng ra y bàòng 0 khi cọ êt nháút mäüt ng vo bàòng 0. x1 yxn Hçnh 3.7. Cäøng AND våïi n ng vo Sỉí dủng cäøng AND âãø âọng måí tên hiãûu: Xẹt cäøng AND cọ hai ng vo x1 v x2. Ta chn: - x1 âọng vai tr ng vo âiãưu khiãøn (control). - x2 âọng vai tr ng vo dỉỵ liãûu (data). Xẹt cạc trỉåìng håüp củ thãø sau âáy: - x1= 0: → y = 0 báút cháúp trảng thại ca x2, ta nọi cäøng AND khọa lải khäng cho dỉỵ liãûu âỉa vo ng vo x2 qua cäøng AND âãún ng ra. Bi ging K Thût Säú Trang 32 - x1 =1 2xy1y12x0y02x=⇒=⇒==⇒=⎩⎨⎧Ta nọi cäøng AND måí cho dỉỵ liãûu âỉa vo ng vo x2 qua cäøng AND âãún ng ra. Sỉí dủng cäøng AND âãø tảo ra cäøng logic khạc: Nãúu ta sỉí dủng 2 täø håüp âáưu v cúi trong bng giạ trë ca cäøng AND v näúi cäøng AND theo så âäư sau: yx2 x1 +x = 0 → x1= x2= 0 → y = 0 +x = 1 → x1= x2= 1 → y = 1 → y = x Hçnh 3.8. Sỉí dủng cäøng AND tảo ra cäøng âãûm. thç chụng ta cọ thãø sỉí dủng cäøng AND âãø tảo ra cäøng âãûm. Trong thỉûc tãú, cọ thãø táûn dủng hãút cạc cäøng chỉa dng trong IC âãø thỉûc hiãûn chỉïc nàng ca cạc cäøng logic khạc. d. Cäøng Hồûc (OR) L cäøng thỉûc hiãûn chỉïc nàng ca phẹp toạn cäüng logic, cäøng OR cọ 2 ng vo v 1 ng ra cọ k hiãûu nhỉ hçnh v: yx2 x1 yx2 x1 K hiãûu Cháu ÁuK hiãûu theo M, Nháût, ỤcHçnh 3.9. Cäøng OR 2 ng vo Phỉång trçnh logic mä t hoảt âäüng ca cäøng OR: y = x1 + x2 Bng trảng thại mä t hoảt âäüng ca cäøng OR: Chỉång 3. Cạc pháưn tỉí logic cå bn Trang 33 x1x2y 0 0 0 0 1 1 1 0 1 1 1 1 Xẹt trỉåìng håüp täøng quạt âäúi våïi cäøng OR cọ n ng vo. Phỉång trçnh logic: yOR = ⎩⎨⎧==∀=∃)n1,(i0x01x1ii Âàûc âiãøm ca cäøng OR l: Tên hiãûu ng ra chè bàòng 0 khi v chè khi táút c cạc ng vo âãưu bàòng 0, ngỉåüc lải tên hiãûu ng ra bàòng 1 khi chè cáưn cọ êt nháút mäüt ng vo bàòng 1. Sỉí dủng cäøng OR âãø âọng måí tên hiãûu: Xẹt cäøng OR cọ 2 ng vo x1, x2. Nãúu chn x1 l ng vo âiãưu khiãøn (control input), x2 ng vo dỉỵ liãûu (data input), ta cọ cạc trỉåìng håüp củ thãø sau âáy: - x1= 1⇒ y = 1 (y ln bàòng 1 báút cháúp x2) → Ta nọi cäøng OR khọa khäng cho dỉỵ liãûu âi qua. - x1= 0⇒ → Cäøng OR måí cho dỉỵ liãûu vo ng vo x222xy1y1x0y0x=⇒⎩⎨⎧=⇒==⇒=2. Sỉí dủng cäøng OR âãø thỉûc hiãûn chỉïc nàng cäøng logic khạc: Ta sỉí dủng hai täø håüp giạ trë âáưu v cúi ca bng trảng thại ca cäøng OR v näúi mảch cäøng OR nhỉ sau: - x = 0, x1 = x2 = 0 ⇒ y = 0 - x = 1, x1 = x2 = 1 ⇒ y = 1 ⇒ y = x: cäøng OR âọng vai tr cäøng âãûm. Hçnh 3.9. Cäøng OR n ng voyxn x1 Så âäư mảch thỉûc hiãûn trãn hçnh 3.10. Bi ging K Thût Säú Trang 34 yx1 x2 x Hçnh 3.10. Sỉí dủng cäøng OR lm cäøng âãûm e. Cäøng NAND Âáy l cäøng thỉûc hiãûn phẹp toạn nhán âo, vãư så âäư logic cäøng NAND gäưm 1 cäøng AND màõc näúi táưng våïi 1 cäøng NOT, k hiãûu v bng trảng thại cäøng NAND âỉåüc cho nhỉ hçnh 3.11: Hçnh 3.11. Cäøng NAND: K hiãûu, så âäư logic tỉång âỉång v bng trảng thại x1x2y 0 0 1 0 1 1 1 0 1 1 1 0 x1y x2 x2 yx1 Phỉång trçnh logic mä t hoảt âäüng ca cäøng NAND 2 ng vo: 21.xxy = Xẹt trỉåìng håüp täøng quạt: Cäøng NAND cọ n ng vo. yNAND = ⎩⎨⎧==∀=∃)n1,(i1x00x1ii xn yx1 Hçnh 3.12.Cäøng NAND våïi n ng vo Váûy, âàûc âiãøm ca cäøng NAND l: tên hiãûu ng ra chè bàòng 0 khi táút c cạc ng vo âãưu bàòng 1, v tên hiãûu ng ra s bàòng 1 khi chè cáưn êt nháút mäüt ng vo bàòng 0. Sỉí dủng cäøng NAND âãø âọng måí tên hiãûu: Xẹt cäøng NAND cọ hai ng vo, v chn x1 l ng vo âiãưu khiãøn, x2 l ng vo dỉỵ liãûu. Khi: - x1= 0 ⇒ y = 1 (y ln bàòng 1 báút cháúp x2) → cäøng NAND khọa Chỉång 3. Cạc pháưn tỉí logic cå bn Trang 35 - x1= 1 ⇒ 2220110xyyxyx=⇒⎩⎨⎧=⇒==⇒= → Cäøng NAND måí cho dỉỵ liãûu vo ng vo x2 v âãún ng ra Sỉí dủng cäøng NAND âãø tảo cạc cäøng logic khạc: - dng cäøng NAND tảo cäøng NOT: xy yx1 x2 x y = xxxxx =+=2121Hçnh 3.13a.Dng cäøng NAND tảo cäøng NOT - dng cäøng NAND tảo cäøng BUFFER (cäøng âãûm): xxy == xx1 x2 xyy xHçnh 3.13b.Dng cäøng NAND tảo ra cäøng âãûm (BUFFER) - dng cäøng NAND tảo cäøng AND: y 2121.xxxx =y x2x1y = x1 x2 21.xxHçnh 3.13c. Sỉí dủng cäøng NAND tảo cäøng AND - dng cäøng NAND tảo cäøng OR: x1 x2 1xx1yyx22x y = 212121. xxxxxx +=+=Hçnh 3.13d. Sỉí dủng cäøng NAND tảo ra cäøng OR Bi ging K Thût Säú Trang 36 f. Cäøng Hồûc - khäng (NOR) L cäøng thỉûc hiãûn chỉïc nàng ca phẹp toạn cäüng âo logic, l cäøng cọ hai ng vo v mäüt ng ra cọ k hiãûu nhỉ hçnh v: yyx2 x1 x2 x1 K hiãûu Cháu ÁuK hiãûu theo M, Nháût, ỤcHçnh 3.14. K hiãûu cäøng NORPhỉång trçnh logic mä t hoảt âäüng ca cäøng : y = 21xx+ Bng trảng thại mä t hoảt âäüng ca cäøng NOR : x1x2y 0 0 1 0 1 0 1 0 0 1 1 0 Xẹt trỉåìng håüp täøng quạt cho cäøng NOR cọ n ng vo. yxn x1 yNOR= ⎩⎨⎧==∀=∃)n1,(i0x11x0ii Hçnh 3.15. Cäøng NOR n ng voVáûy âàûc âiãøm ca cäøng NOR l: Tên hiãûu ng ra chè bàòng 1 khi táút c cạc ng vo âãưu bàòng 0, tên hiãûu ng ra s bàòng 0 khi cọ êt nháút mäüt ng vo bàòng 1. Sỉí dủng cäøng NOR âãø âọng måí tên hiãûu: Xẹt cäøng NOR cọ 2 ng vo, chn x1 l ng vo âiãưu khiãøn, x2 l ng vo dỉỵ liãûu. Ta cọ: - x1= 1 ⇒ y = 0 (y ln bàòng 0 báút cháúp x2): Ta nọi cäøng NOR khọa khäng cho dỉỵ liãûu âi qua. - x1= 0 ⇒ 2220110xyyxyx=⇒⎩⎨⎧=⇒==⇒= : Ta nọi cäøng NOR måí cho dỉỵ liãûu vo ng vo x2 qua cäøng NOR âãún ng ra y. [...]... Hỗnh 3.2a: - Khi v i = 0 BJT tàõt → v 0 = +V cc - Khi v i > 0 → BJT dáùn bo ha → v 0 = v ces = 0,2 (V). Hỗnh 3.2b: - Khi v i = 0 → BJT tàõt → v 0 = -V cc - Khi v i < 0 v â låïn âãø tha mn âiãưu kiãûn dáùn bo ha I B ≥ min β Ics → BJT dáùn bo hoìa → v 0 = -v ces = - 0,2 (V). Ngỉåìi ta phán biãût ra hai loải logic: - Chn: V logic 1 > V logic 0 → hoü logic dæång ... tháúp m tỉång ỉïng våïi hai mỉïc âiãûn thãú ny l hai mỉïc logic ca mảch säú. Viãûc xỉí l åí âáy bao gäưm cạc váún âãư: - Lc säú. - Âiãưu chãú säú /Gii âiãưu chãú säú. - M họa . . . . Ỉu âiãøm ca mảch säú so våïi mảch tỉång tỉû : - Âäü chäúng nhiãùu cao (nhiãùu khọ xám nháûp). - Phán têch thiãút kãú mả ch säú tổồng õọỳi õồn giaớn. Vỗ vỏỷy, hióỷn nay maỷch sọỳ âỉåüc sỉí dủng khạ phäø biãún trong... a: - x 1 = x 2 = 0 ⇒ D 1 , D 2 tàõt V y =V R = 0 ⇒ y = 0 - x 1 = 0, x 2 = 1 ⇒ D 1 tàõt, D 2 dáùn V y =V R = 5V ⇒ y = 1 - x 1 = 1, x 2 = 0 ⇒ D 1 dáùn, D 2 tàõt V y =V R = 5V ⇒ y = 1 - x 1 = x 2 =1 ⇒ D 1 , D 2 dáùn V y =V R = 5V ⇒ y = 1 Âáy chênh l cäøng OR âỉåüc chãú tảo trãn cå såí diode v âiãûn tråí gi l h DRL (Diode Resistor Logic) hoỷc DL (Diode logic). Sồ õọử hỗnh b: - x 1 ... ⇒ y = 0 - x 1 = 0, x 2 =1 ⇒ D 1 dáùn, D 2 tàõt V y =V R = 0 ⇒ y = 0 - x 1 = 1, x 2 =0 ⇒ D 1 tàõt, D 2 dáùn V y =V R = 0 ⇒ y = 0 - x 1 = x 2 =1 ⇒ D 1 , D 2 tàõt V y =V R = 5 V ⇒ y = 1 Âáy chênh l cäøng AND âỉåüc chãú tảo trãn cå såí diode v âiãûn tråí gi l h DRL hồûc DL. b. Cọứng logic duỡng BJT Cọứng NOT (hỗnh 3.21a) - x = 0 ⇒ BJT tàõt ⇒ V y ≈ V cc = 5V ⇒ y = 1 - x = 1 ⇒... phi tri qua cạc giai âoản sau: - ÅÍ trảng thại tàõt. - Chuøn tỉì trảng thại tàõt sang trảng thại dáùn. - ÅÍ trảng thại dáùn. - Chuøn tỉì trảng thại dáùn sang tàõt. ÅÍ mäùi giai âoản, pháưn tỉí logic âãưu tiãu thủ åí ngưn mäüt cäng sút. a. Âäúi våïi cạc pháưn tỉí logic h TTL: tiãu thủ cäng sút ca ngưn ch úu khi åí trảng thại ténh (âang dáùn hoàûc âang tàõt). - Nãúu goüi P o l cäng sút tiãu... tỉí logic täưn tải åí mỉïc logic 0. - Nãúu gi P 1 l cäng sút tiãu thủ ỉïng våïi ng ra ca pháưn tỉí logic täưn tải åí mỉïc logic 1. - Goüi P laì cäng suáút tiãu taùn trung bỗnh thỗ: 2 PP P 10 + = ọỳi vồùi caớ IC ngổồỡi ta tênh nhỉ sau: - Gi I CL dng do ngưn cung cáúp khi ng ra åí mỉïc logic 0. - Gi I CH dng do ngưn cung cáúp khi ng ra åí mỉïc logic 1. - Gi I C l dng trung bỗnh thỗ : 2 II I CHCL C + = ... 3.1: - K Mồớ : eỡn từt - K Âọng: Ân sạng Trảng thại Âọng/Måí ca khọa K hồûc trảng thại Sạng/Tàõt ca ân  cng âỉåüc âàûc trỉng cho trảng thại logic ca mảch säú. Nãúu thay khọa K bàịng khọa âiãûn tỉí dng BJT nhỉ trón hỗnh 3.2: v i R B R c Q v 0 +Vcc v i R c Q R B v 0 - Vcc a) Hỗnh 3.2. Bióứu dióựn traỷng thaùi logic ca mảch säú bàịng khọa âiãûn tỉí dng BJT b) Hỗnh 3.2a: - Khi... Cọứng NOR (hỗnh 3.21b) - x 1 = x 2 = 0 ⇒ BJT tàõt ⇒ V y ≈ V cc = 5V ⇒ y = 1 Bi ging K Thût Säú Trang 42 - Khi x 1 = 0, x 2 = 1, D 1 dáùn, D 2 tàõt → V A = 0,7V = V γ /Diode (Diode ghim âiãûn aïp) ⇒ D 3 , D 4 , BJT tàõt ⇒ ng ra y = 1. - Khi x 1 = 1, x 2 = 0, D 1 tàõt, D 2 dáùn → V A = 0,7V = V γ /Diode (Diode ghim âiãûn aïp) ⇒ D 3 , D 4 , BJT tàõt ⇒ ng ra y = 1. - Khi x 1 = x 2 =... - x 1 = 1⇒ y = 1 (y ln bàịng 1 báút cháúp x 2 ) → Ta nọi cäøng OR khọa khäng cho dỉỵ liãûu âi qua. - x 1 = 0⇒ → Cäøng OR måí cho dỉỵ liãûu vo ng vo x 2 2 2 xy 1y1x 0y0x =⇒ ⎩ ⎨ ⎧ =⇒= =⇒= 2 . Sỉí dủng cäøng OR âãø thỉûc hiãûn chỉïc nàng cäøng logic khạc: Ta sỉí dủng hai täø håüp giạ trë âáưu v cúi ca bng trảng thại ca cäøng OR v näúi mảch cäøng OR nhỉ sau: - x = 0, x 1 = x 2 = 0 ⇒ y = 0 -. .. chán trë ca cäøng NAND: ⎩ ⎨ ⎧ =∃ =∀ = 0x1 1x0 y i i Ta cọ: - S = 0, R = 1 ⇒ Q = 1 häöi tiãúp vãư cäøng NAND 2 nãn cäøng NAND 2 cọ hai ng vo bàịng 1 váûy Q = 0. - S = 0, R = 1 ⇒ Q = 1 häöi tiãúp vãư cäøng NAND 1 nãn cäøng NAND 1 cọ hai ng vo bàịng 1 váûy Q = 0. - S = R = 0 ⇒ Q = Q = 1 âáy l trảng thại cáúm. - S = R = 1: Gi sỉí trảng thại trỉåïc âọ cọ Q = 1, Q = 0 ⇒ häöi . 3.2b: - Khi vi = 0 → BJT tàõt → v0 = -Vcc- Khi vi < 0 v â låïn âãø tha mn âiãưu kiãûn dáùn bo ha IB ≥ minβIcs → BJT dáùn bo ha → v0 = -vces = - 0,2. gäưm cạc váún âãư: - Lc säú. - Âiãưu chãú säú /Gii âiãưu chãú säú. - M họa . . . . Ỉu âiãøm ca mảch säú so våïi mảch tỉång tỉû : - Âäü chäúng nhiãùu

Ngày đăng: 15/10/2012, 13:55

HÌNH ẢNH LIÊN QUAN

Hình 3.1 - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.1 (Trang 2)
Hình 3.2. Biểu diễn trạng thái logic của mạch số bằng khóa điện tử dùng BJT - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.2. Biểu diễn trạng thái logic của mạch số bằng khóa điện tử dùng BJT (Trang 2)
Bảng trạng thái: y - Bài giảng Kỹ thuật số - Chương 3a
Bảng tr ạng thái: y (Trang 4)
Hình 3.4. Ký hiệu và bảng trạng thái cổng ĐẢO - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.4. Ký hiệu và bảng trạng thái cổng ĐẢO (Trang 4)
Hình 3.9. Cổng OR n ngõ vào - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.9. Cổng OR n ngõ vào (Trang 7)
Hỡnh 3.9. Cổng OR n ngừ vào - Bài giảng Kỹ thuật số - Chương 3a
nh 3.9. Cổng OR n ngừ vào (Trang 7)
Hình 3.10. Sử dụng cổng OR làm cổng đệm - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.10. Sử dụng cổng OR làm cổng đệm (Trang 8)
Hình 3.11. Cổng NAND: Ký hiệu, sơ đồ logic tương đương và bảng trạng thái - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.11. Cổng NAND: Ký hiệu, sơ đồ logic tương đương và bảng trạng thái (Trang 8)
Hình 3.11. Cổng NAND: Ký hiệu, sơ đồ logic tương đương và bảng trạng thái - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.11. Cổng NAND: Ký hiệu, sơ đồ logic tương đương và bảng trạng thái (Trang 8)
Hình 3.10. Sử dụng cổng OR làm cổng đệm - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.10. Sử dụng cổng OR làm cổng đệm (Trang 8)
Hình 3.13a.Dùng cổng NAND tạo cổng NOT - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.13a. Dùng cổng NAND tạo cổng NOT (Trang 9)
Hình 3.13a.Dùng cổng NAND tạo cổng NOT - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.13a. Dùng cổng NAND tạo cổng NOT (Trang 9)
Hình 3.13b.Dùng cổng NAND tạo ra cổng đệm (BUFFER) - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.13b. Dùng cổng NAND tạo ra cổng đệm (BUFFER) (Trang 9)
Hình 3.14. Ký hiệu cổng NOR - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.14. Ký hiệu cổng NOR (Trang 10)
Hình 3.14. Ký hiệu cổng NOR - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.14. Ký hiệu cổng NOR (Trang 10)
Hình 3.16a. Sử dụng cổng NOR tạo cổng NOT - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.16a. Sử dụng cổng NOR tạo cổng NOT (Trang 11)
Hình 3.16a. Sử dụng cổng NOR tạo cổng NOT - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.16a. Sử dụng cổng NOR tạo cổng NOT (Trang 11)
Hình 3.16e. Sử dụng cổng NOR làm cổng NAND - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.16e. Sử dụng cổng NOR làm cổng NAND (Trang 12)
Hình 3.16e. Sử dụng cổng NOR làm cổng NAND - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.16e. Sử dụng cổng NOR làm cổng NAND (Trang 12)
Hình 3.20. Sơ đồ mạch cổng logic dùng diode a.Cổng OR - b.Cổng AND - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.20. Sơ đồ mạch cổng logic dùng diode a.Cổng OR - b.Cổng AND (Trang 14)
Hình 3.21.(a,b) - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.21. (a,b) (Trang 15)
Hình 3.21c. Cổng NOR dùng 2 BJT - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.21c. Cổng NOR dùng 2 BJT (Trang 15)
Hình 3.21c. Cổng NOR dùng 2 BJT - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.21c. Cổng NOR dùng 2 BJT (Trang 15)
Hình 3.22. Cổng NAND họ DTR - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.22. Cổng NAND họ DTR (Trang 15)
Hình 3.23. Cổng NAND họ TTL - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.23. Cổng NAND họ TTL (Trang 16)
Hình 3.24. - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.24. (Trang 17)
Hình 3.25. Cổng logic họ TTL dùng diode Shottky - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.25. Cổng logic họ TTL dùng diode Shottky (Trang 18)
Sơ đồ mạch cải tiến trên sẽ vẽ tương đương như sau (hình 3.25): - Bài giảng Kỹ thuật số - Chương 3a
Sơ đồ m ạch cải tiến trên sẽ vẽ tương đương như sau (hình 3.25): (Trang 18)
Hình 3.25. Cổng logic họ TTL dùng diode Shottky - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.25. Cổng logic họ TTL dùng diode Shottky (Trang 18)
Sơ đồ mạch cải tiến trên sẽ vẽ tương đương như sau (hình 3.25): - Bài giảng Kỹ thuật số - Chương 3a
Sơ đồ m ạch cải tiến trên sẽ vẽ tương đương như sau (hình 3.25): (Trang 18)
Hình 3.27. Ký hiệu các loại MOSFET khác nhau - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.27. Ký hiệu các loại MOSFET khác nhau (Trang 19)
Hình 3.27. Ký hiệu các loại MOSFET khác nhau - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.27. Ký hiệu các loại MOSFET khác nhau (Trang 19)
Trên hình 3.27 là ký hiệu của các loại MOSFET khác nhau. - Bài giảng Kỹ thuật số - Chương 3a
r ên hình 3.27 là ký hiệu của các loại MOSFET khác nhau (Trang 20)
Hình 3.28a (cổng NOT) - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.28a (cổng NOT) (Trang 20)
- Khi x=1 lúc đó VG/Q2 &gt; VB/Q2 → hình thành một điện trường hướng từ G  → B, điện trường này hút các điện tử là các hạt dẫn  thiểu số trong vùng đế B di chuyển theo chiều ngược lại về mặt  đối diện, hình thành kênh dẫn tạm thời nối liền giữa G và B và  - Bài giảng Kỹ thuật số - Chương 3a
hi x=1 lúc đó VG/Q2 &gt; VB/Q2 → hình thành một điện trường hướng từ G → B, điện trường này hút các điện tử là các hạt dẫn thiểu số trong vùng đế B di chuyển theo chiều ngược lại về mặt đối diện, hình thành kênh dẫn tạm thời nối liền giữa G và B và (Trang 21)
số ở vùng đế B→ không hình thành được kênh dẫn). Lúc này, theo sơ đồ tương đương (hình 3.29a) ta có:  - Bài giảng Kỹ thuật số - Chương 3a
s ố ở vùng đế B→ không hình thành được kênh dẫn). Lúc này, theo sơ đồ tương đương (hình 3.29a) ta có: (Trang 21)
Hình 3.28c (cổng NAND) - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.28c (cổng NAND) (Trang 21)
Hình 3.28b (cổng NOR) - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.28b (cổng NOR) (Trang 23)
- Khi x1=x2=1 (hình 3.31c): Q1, Q2, Q3 đều dẫn, ta có: - Bài giảng Kỹ thuật số - Chương 3a
hi x1=x2=1 (hình 3.31c): Q1, Q2, Q3 đều dẫn, ta có: (Trang 24)
- Khi x1=0,x2=1 (hình 3.31b): Q1 và Q3 dẫn, Q2 tắt, ta có: DD DS(ON)/Q3DS(OFF)/Q2DS(ON)/Q1DS(ON)/Q3DS(OFF)/Q2yV)])//(R[(RR))//(R(RV+=     DD 77V K//1K)(10200KK//1K10+=   - Bài giảng Kỹ thuật số - Chương 3a
hi x1=0,x2=1 (hình 3.31b): Q1 và Q3 dẫn, Q2 tắt, ta có: DD DS(ON)/Q3DS(OFF)/Q2DS(ON)/Q1DS(ON)/Q3DS(OFF)/Q2yV)])//(R[(RR))//(R(RV+= DD 77V K//1K)(10200KK//1K10+= (Trang 24)
Trên hình 3.32 là các cổng logic họ CMOS, chúng ta sẽ lần lượt giải thích hoạt động của mỗi sơ đồ mạch - Bài giảng Kỹ thuật số - Chương 3a
r ên hình 3.32 là các cổng logic họ CMOS, chúng ta sẽ lần lượt giải thích hoạt động của mỗi sơ đồ mạch (Trang 25)
Hình 3.32. Các cổng logic họ CMOS - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.32. Các cổng logic họ CMOS (Trang 25)
Hình 3.33.Sơ đồ tương đương: a.Khi x=0 b.Khi x=1 - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.33. Sơ đồ tương đương: a.Khi x=0 b.Khi x=1 (Trang 26)
Hình 3.32b (cổng NAND) - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.32b (cổng NAND) (Trang 26)
Hình 3.33.Sơ đồ tương đương: a.Khi x=0   b.Khi x=1 - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.33. Sơ đồ tương đương: a.Khi x=0 b.Khi x=1 (Trang 26)
Hình 3.34. - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.34. (Trang 27)
Xét cổng logic họ TTL với sơ đồ mạch như hình 3.35. - Bài giảng Kỹ thuật số - Chương 3a
t cổng logic họ TTL với sơ đồ mạch như hình 3.35 (Trang 27)
Hình 3.39. Cổng NAN D3 trạng thái với ngõ vào E a. E tác động mức cao  -  b. E tác động mức thấp - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.39. Cổng NAN D3 trạng thái với ngõ vào E a. E tác động mức cao - b. E tác động mức thấp (Trang 31)
Giải thích sơ đồ mạch hình 3.40: - Bài giảng Kỹ thuật số - Chương 3a
i ải thích sơ đồ mạch hình 3.40: (Trang 31)
Hỡnh 3.40. Ứng dụng của ngừ ra 3 trạng thỏi - Bài giảng Kỹ thuật số - Chương 3a
nh 3.40. Ứng dụng của ngừ ra 3 trạng thỏi (Trang 31)
Hỡnh 3.39. Cổng NAND 3 trạng thỏi với ngừ vào E a. E tác động mức cao  -  b. E tác động mức thấp - Bài giảng Kỹ thuật số - Chương 3a
nh 3.39. Cổng NAND 3 trạng thỏi với ngừ vào E a. E tác động mức cao - b. E tác động mức thấp (Trang 31)
Hình 3.43. RSFF không đồng bộ sử dụng cổng NOR và bảng trạng thái - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.43. RSFF không đồng bộ sử dụng cổng NOR và bảng trạng thái (Trang 35)
Dạng 2: RSFF không đồng bộ dùng cổng NAND (sơ đồ hình 3.44) - Bài giảng Kỹ thuật số - Chương 3a
ng 2: RSFF không đồng bộ dùng cổng NAND (sơ đồ hình 3.44) (Trang 36)
Hình 3.44. RSFF không đồng bộ sử dụng cổng NAND và bảng trạng thái - Bài giảng Kỹ thuật số - Chương 3a
Hình 3.44. RSFF không đồng bộ sử dụng cổng NAND và bảng trạng thái (Trang 36)

TỪ KHÓA LIÊN QUAN