Điện trở nhớ các hệ thống dựa trên điện trở nhớ và ứng dụng

LỜI CẢM ƠN Trƣớc tiên em xin gửi lời cảm ơn chân thành tới Viện Đào tạo sau đại học, Viện Điện tử - Viễn thông - Trƣờng Đại học Bách Khoa Hà Nội tạo điều kiện tốt giúp em hoàn thành luận văn tốt nghiệp Em xin chân thành cảm ơn thầy hƣớng dẫn -TS Phạm Việt Thành tận tình hƣớng dẫn, bảo em suốt trình thực đề tài Thầy truyền tải cho em thấy đƣợc yếu tố cần thiết hoạt động nghiên cứu Thầy tham gia thảo luận đề xuất giải pháp cho vấn đề liên quan Đồng thời, thầy cung cấp cho em nhiều tƣ liệu chuyên môn quan trọng để tìm hiểu sâu toàn diện đề tài đƣợc giao Em xin chân thành cảm ơn! Hà nội, ngày tháng năm 2016 Trần Ngọc Nam LỜI CAM ĐOAN Tôi Trần Ngọc Nam, số hiệu học viên: CA140071, học viên cao học lớp KTVTA khóa 2014A Ngƣời hƣớng dẫn khoa học TS Phạm Việt Thành Tôi xin cam đoan số liệu kết nêu luận văn trung thực chƣa đƣợc công bố công trình khác, trừ phần tham khảo đƣợc ghi rõ luận văn Tác giả Trần Ngọc Nam MỤC LỤC LỜI CẢM ƠN LỜI CAM ĐOAN DANH MỤC HÌNH VẼ DANH MỤC BẢNG BIỂU DANH MỤC TỪ VIẾT TẮT MỞ ĐẦU CHƢƠNG I: GIỚI THIỆU VỀ ĐIỆN TRỞ NHỚ 10 1.1 Sự hình thành điện trở nhớ 10 1.2 Định nghĩa điện trở nhớ 12 1.3 Điện kháng điện trở nhớ 14 1.4 Đặc tính điện trở nhớ 14 1.4.1 Đƣờng đặc tính – q điện trở nhớ 14 1.4.2 Đƣờng đặc tính i-v điện trở nhớ 14 1.5 Lịch sử phát triển [7] 15 1.6 Cấu tạo chế hoạt động 19 1.6.1 Đóng góp phòng thí nghiệm HP[4] 19 1.6.2 Hình dạng điện trở nhớ [4] 21 1.6.3 Hoạt động điện trở nhớ [4] 22 1.7 Quá trình chế tạo điện trở nhớ [8] 23 1.7.1 Lựa chọn lớp đế làm lớp đế 24 1.7.2 Hình thành điện cực dƣới 25 1.7.3 Phủ cứng điện cực dƣới 25 1.7.4 Hình thành lớp TiO2-x 26 1.7.5 Hình thành lớp TiO2 26 1.7.6 Hình thành điện cực bên 27 1.7.7 Tổng kết trình chế tạo 32 1.7.8 Chế tạo điện trở nhớ từ TiO2 pha lẫn Mangan (Mn) 33 CHƢƠNG 2: MỘT SỐ HỆ THỐNG DỰA TRÊN ĐIỆN TRỞ NHỚ 36 2.1 Ứng dụng điện trở nhớ vào lĩnh vực trí tuệ nhân tạo [10] 36 2.2 Ứng dụng điện trở nhớ vào xây dựng phần tử logic [11] 47 Bảng 2.1: Phân tích đặc tính cổng logic khác sử dung phần tử MeMOS 55 Bảng 2.2: Phân tích đặc tính cổng logic khác sử dụng phần tử CMOS 55 Bảng 2.3: Số lƣợng phần tử cổng logic theo loại MeMOS CMOS 57 Bảng 2.4: Số lƣợng phần tử mạch cộng theo loại MeMOS CMOS 58 2.3 Bộ nhớ dựa điện trở [12] 58 Bảng 2.5: Năng lƣợng tiêu thụ trình ghi, đọc khối xà ngang 4x4 8x8 với điện trở đƣờng dây 500Ω 64 Bảng 2.6: So sánh nhớ có cấu trúc khác 65 2.4 Một số mạch tƣơng tự dựa điện trở nhớ[16] 66 CHƢƠNG 3: HƢỚNG NGHIÊN CỨU TRONG TƢƠNG LAI 70 3.1 Tụ điện nhớ (Memcapacitor) [17] 70 3.1.2 Cuộn cảm nhớ (Meminductor) [17] 80 KẾT LUẬN 87 PHỤ LỤC A: Mô điện trở nhớ MATLAB sử dụng M-file Scripts 90 DANH MỤC HÌNH VẼ Hình 1.1: Ba phần tử biển diễn mối quan hệ mạch điện 11 Hình 1.2: Thuyết Aristotle vật chất 11 Hình 1.3: Mối quan hệ biến thiên mạch điện 12 Hình 1.4: Kí hiệu điện trở nhớ 12 Hình 1.5: Đường đặc tính φ-q điện trở nhớ 14 Hình 1.6: Đường cong hình số co lại đường đặc tính tăng tần số 15 Hình 1.7: Cấu trúc xà ngang điện trở nhớ 21 ụp kính hiển vi STM 21 Hình 1.8: Điện trở nhớ trạng thái 22 Hình 1.9: Cấu trúc điện trở nhớ đưa S.Williams nhóm nghiên cứu 24 Hình 1.10: (a) Tấm silicn với đường kính 50mm dùng làm đế 24 Hình 1.12: Thiết bị phún xạ điện tích sử dụng nguồn xoay chiều tần số cao 26 Hình 1.13: Lớp TiO2 lớp TiO2-x 27 Hình 1.14: Quá trình gia nhiệt silicon nhiệt độ 115oC phút 28 Hình 1.15: Máy xoay với điều khiển số dùng để phủ điều khiển độ dày lớp lót HMDS lớp cản quang 28 Hình 1.16: Tấm phim thiết kế với hình dạng điện cực điện trở nhớ 29 Hình 1.17: Hình dạng chip dùng trình quang khắc 30 Hình 1.18: Các điện cực dùng cho điện trở nhớ Các điên cực CD6 30 Hình 1.19: (a)Tấm silicon cuối chứa điện trở nhớ; (b) Hình ảnh chi tiết điện trở nhớ 31 Hình 1.20: Hình ảnh quan sát kính hiển vi 31 Hình 1.21: Tổng quan trình chế tạo điện trở nhớ 33 Hình 1.23: Lớp Mn thêm vào điện cực Vonfram lớp TiO2-x 35 Hình 2.1: Mô hình học cho điện trở nhớ 38 Hình 2.2: Ví dụ hàm học cập nhật trọng số STDP  (T ) với T 38 Hình 2.3: Kiến trúc mạch gồm lớp tế bào thần kinh kết nối với điện trở nhớ 39 Hình 2.4: Các tế bào thần kinh lại điện trở nhớ CMOS 40 Hình 2.5: Sơ đồ mạch DPI Log-domain khớp thần kinh silicon 41 Hình 2.6: Thời gian đáp ứng mạch DPI theo trọng số thần kinh khác 42 Hình 2.7: Mạch nguyên lý dãy khớp thần kinh nhớ 43 Hình 2.8: Mặt cắt ngang khớp nối thần kinh 43 Hình 2.9: Đáp ứng dòng điện khớp thần kinh 44 Hình 2.10: Phần tử logic OR AND tạo từ điện trở nhớ 48 Hình 2.10: Tính toán logic sử dụng điện trở nhớ 48 Hình 2.12: Cổng logic từ MeMOS 51 Hình 2.13: Cổng XOR tạo từ MeMOS 52 Hình 2.14: Đáp ứng độ cổng XOR 52 Hình 2.18: Đáp ứng độ toàn mạch cộng bit 54 Hình 2.19: Diện tích bề mặt mạch cộng 57 Hình 2.21: Mạch nguyên lý cấu trúc 1T1M 60 Hình 2.22: Bộ nhớ có cấu trúc xà ngang mật độ cao 61 Hình 2.23: Đồ thị quan hệ công suất tiêu thụ số hàng, cột cấu trúc xà ngang 61 Hình 2.24: Sơ đồ mạch hệ thống nhớ cấu trúc xà ngang 62 Hình 2.25: Quá trình ghi liệu vào nhớ 63 Hình 2.26: Mạch trigger smith 64 Hình 2.27: Mạch in khối xà ngang 4x4 (a) 8x8 (b) 66 Hình 2.28: Sơ đồ nguyên lý mạch dạo động Wien 67 Hình 2.29: Mạch nguyên lý điện trở khả trình sử dụng điện trở nhớ 68 Hình 2.30: Mạch lọc thích nghi RmLC đáp ứng tần số hàm truyền Vout/Vin 68 Hình 2.31: (a) Mạch nguyên lý CPPLL; (b) Mạch lọc dựa điện trở nhớ 69 Hình 3.1: Ký hiệu Tụ điện nhớ Cuộn cảm nhớ 70 Hình 3.2: Mô hình tụ điện nhớ lý tưởng 71 Hình 3.3: Đáp ứng tức thời tụ điện nhớ lý tưởng sử dụng mô hình Hình 3.2 72 Hình 3.4: Mô hình tụ điện nhớ lớp 73 Hình 3.5: Đáp ứng tức thời tụ điện nhớ mô hình hóa 75 Hình 3.6: Tụ điện nhớ dạng màng mỏng ổn định kép 77 Hình 3.7: Đáp ứng tức thời tụ điện nhớ dạng màng mỏng kép 78 Hình 3.8: Hàm f mô hình hóa thuộc tính ngưỡng tụ điện 78 Hình 3.9: Hai mô hình tương đương tụ điện nhớ với ngưỡng 79 Hình 3.20: Đáp ứng tức thời mô hình Hình 3.9b 80 Hình 3.21: Mô hình cuộn cảm nhớ lý tưởng 81 Hình 3.22: Đáp ứng tức thời cuộn cảm nhớ theo mô hình Hình 3.21: 82 Hình 3.23: Cuộn cảm điều khiển từ thông dựa tính tương hỗ 82 Hình 3.24: Đáp ứng tức thời trạng thái ổn định cuộn cảm nhớ Hình 3.23 84 Hình 3.25: Hai mô hình tương đương cuộn cảm nhớ với ngưỡng 85 Hình 3.26: Đáp ứng độ mô hình Hình 3.25a 86 Hình A.1: Điện áp, dòng điện trở kháng điện trở nhớ 95 Hình A.2: Đường đặc tính i-v điện trở nhớ 96 Hình A.3: Đường đặc tính i-v điện trở nhớ 97 DANH MỤC BẢNG BIỂU Bảng 2.1: Phân tích đặc tính cổng logic khác sử dung phần tử MeMOS 55 Bảng 2.2: Phân tích đặc tính cổng logic khác sử dụng phần tử CMOS 55 Bảng 2.3: Số lượng phần tử cổng logic theo loại MeMOS CMOS 57 Bảng 2.4: Số lượng phần tử mạch cộng theo loại MeMOS CMOS 58 Bảng 2.5: Năng lượng tiêu thụ trình ghi, đọc khối xà ngang 64 Bảng 2.6: So sánh nhớ có cấu trúc khác 65 DANH MỤC TỪ VIẾT TẮT STT Từ viết tắt STM HMDS UV STDP AER DPI MCMC PCRAM STTMRAM Tiếng Anh Scanning Tunneling Microscope Hexamethydisilazane Spike-Timing Dependent Plasticity Address Event Representation DPI (Differential Pair Integrator) Markov-Chain Monte Carlo (MCMC) Phase Change Random Access Memory Spin-Torque Transfer Magnetic Random Access Memory Tiếng Việt Kính hiển vi Hợp chất hóa học Hexamethydisilazane Tia cực tím chƣơng trình học máy Biểu diễn kiện theo địa chỉ) Mạch DPI Log-domain khớp thần kinh silicon Trích mẫu Makov Bộ nhớ truy cập ngẫu nhiên thay đổi pha Bộ nhớ truy cập ngẫu nhiên chuyển đổi moomen xoay từ trƣờng MỞ ĐẦU Lý chọn đề tài Sự phát triển khoa học công nghệ nói chung ngành điện tử nói riêng năm qua với tốc độ vô chóng mặt Với xu hƣớng đó, việc tìm dạng vật liệu mới, dạng linh kiện nhằm đáp ứng nhu cầu thị trƣờng công nghiệp điện tử nhƣ phát triển khoa học nhân loại ngày trở nên cần thiết, việc khám phá loại linh kiện điện trở nhớ ghóp phần tạo nên xu hƣớng nghiên cứu ứng dụng cho ngành điện tử Điện trở nhớ linh kiện đƣợc nghiên cứu hàng thập kỷ, nằm linh kiện mà thƣờng nói đến nhƣ điện trở, tụ điện cuộn cảm.Việc nghiên cứu điện trở nhớ không ứng dụng vi mạch, thiết bị ổ cứng, máy tính mà thực việc thu nhỏ kích cỡ mạch điện tử, thực chức phức tạp mạch , trí việc mô não ngƣời …Những ứng dụng trình nghiên cứu, nhƣng nói điện trở nhớ linh kiện tiềm ghóp phần giúp ngƣời nhƣ giới khoa học mở thời kì cho lịch sử phát triển ngành công nghiệp điện tử Nội dung mục đích đề tài Mục tiêu đề tài nghiên cứu lịch sử phát triển, nghiên cứu điện trở nhớ Bên cạnh đề tài khai thác trình chế tạo, hoạt động ứng dụng điện trở nhớ Xây dựng đồ thị mô hoạt động đơn giản điện trở nhớ phần mềm Matlab Kết cấu đề tài CHƢƠNG 1: GIỚI THIỆU VỀ ĐIỆN TRỞ NHỚ CHƢƠNG 2: MỘT SỐ HỆ THỐNG DỰA TRÊN ĐIỆN TRỞ NHỚ CHƢƠNG 3: HƢỚNG NGHIÊN CỨU TRONG TƢƠNG LAI CHƢƠNG I: GIỚI THIỆU VỀ ĐIỆN TRỞ NHỚ Trong 150 năm gần đây, hiểu biết phần tử mạch điện giới hạn phần tử tụ điện (đƣợc tìm vào nằm 1745), điện trở (1827) cuộn cảm (1831) Sở dĩ ta gọi phần tử phần tử mạch điện biến đổi tƣơng đƣơng kết hợp phần tử này, đồng thời phần tử biểu diễn qua lại lẫn Thông thƣờng, ngƣời nghĩ điện tử, ban đầu họ nghĩ tới sản phẩm nhƣ điện thoại di động, máy tính … Một số khác, có hiểu biết kĩ thuât, họ nghĩ tới điện trở, tụ điện, cuộn cảm…đó phần tử cần thiết cho thiết bị điện tử hoạt động Những phần tử nhƣ hạn chế mặt số lƣợng tính Ví dụ nhƣ, điện trở thực chức tiêu hao lƣợng nhiệt, tụ điện có chức lƣu trỡ lƣợng transistor thực chức khuếch đại chuyển mạch Sự xếp phần tử tạo nên hầu hết thiết bị điện tử mà sử dụng hàng ngày [4] Bài báo giáo sƣ Leon Chua Đại học California, Berkeley, vào năm 1971, không đƣợc đánh giá cao Ông đoán trƣớc đƣợc tồn phần tử thứ ông gọi điện trở nhớ Ông chứng minh điện trở nhớ lặp lại phần tử phần tử nên đƣợc coi phần tử [4] 1.1 Sự hình thành điện trở nhớ Nhƣ biết, lý thuyết mạch điện đƣợc hình thành từ phần tử điện trở, tụ điện cuộn cảm Ba thành phần tƣợng trƣng cho mối quan hệ biến thiên mạch điện bản, cụ thể dòng điện i, điện áp v, điện tích q,từ thông Dòng điện i thể cho biến thiên điện tích q theo thời gian Theo định luật Faraday điện áp v đƣợc định nghĩa biến thiên theo thời gian từ thông φ Điện trở thể mối quan hệ điện áp dòng điện theo công thức dv  Rdi , tụ điện thể mối quan hệ điện tích điện áp – cụ thể dq  Cdv , tƣơng tự nhƣ vậy, cuộn cảm cho biết mối quan hệ từ thông dòng điện d  Ldi [1] Không khó để nhận ta có biến thiên mạch điện bản, tối đa ta có cặp quan hệ đại lƣợng Tuy nhiên, tại, ta tìm số cặp quan hệ (Hình 1.1).[1] 10 Ở đây, xét tới ví dụ cuộn cảm nhớ dựa tƣơng tƣơng hỗ có thẻ đƣợc thực phần tử mạch thông thƣờng Nó bao gồm mạch kín RLC hỗ cảm với cuộn cảm (Hình 3.23) Trong sơ đồ mạch này, cuộn cảm L1 L2 tƣơng tác với từ trƣờng Điện tích tụ điện C dòng điện qua cuộn cảm L2 đóng vai trò biến trạng thái nội, x1  qC x2  I L Hệ thống đƣợc mô tả nhƣ sau:   L(x , I) I dx1   x2 dt dx2 x1 dI  (  Rx  M ) dt L2 C dt (3.24) (3.25) (3.26) Trong đó: L(x , I)  L1  M x2 I (3.27) Mạch Hình 3.23 không bao gồm khả lƣu trữ thông tin không bay có điểm tƣởng đồng định với tụ điện nhớ Các chức bổ sung thêm vào điện trở tụ điện hai tƣơng ứng đƣợc thay điện trở nhớ tụ điện nhớ Lƣu ý rằng, công thức 3.26 có thành phần dI/dt nên công thức khác với công thức tắc cuộn cảm Do mạch Hình 3.23 chứa phần tử thụ động thông thƣờng nên phần mềm mô nhƣ SPICE, OrCAD thêm yêu cầu đặc biệt Hình 3.24 kết đáp ứng tức thời cuộn cảm nhớ Pspice Cuộn cảm L1 đƣợc kích thích nguồn dòng hình sin 1mA tần số 100kHz Do x2 = I(L2) điện cảm tƣơng đƣơng theo công thức 3.27 phụ thuộc vào tỉ số dòng điện qua cuộn cảm L2 L1 Điện cảm cuộn cảm nhớ có giá trị không xác định mà I(L1) qua “không” kết Hình 3.24a 83 Hình 3.24: Đáp ứng tức thời trạng thái ổn định cuộn cảm nhớ Hình 3.23: (a) Điện cảm dòng điện công thức 3.27; (b) Đường đặc tính i   dạng vòng; (c) Từ thông (màu đỏ), dòng điện đầu cuộn cảm nhớ (mày xanh dương); (d) dòng điện qua L1 (màu đỏ liền) L2 (màu đỏ đứt đoạn) điện áp L1 (màu xanh dương) Cuộn cảm nhớ lưỡng cực với ngưỡng Ở xét tới mô hình chung điện trở nhớ với ngƣỡng dòng điện Giả sử rằng, điện cảm L đóng vai trò biến trạng thái nội x  L , việc xác định thái cuộn cảm đƣợc thông qua công thức 3.28 3.29   LI dx  f (I) W(x, I) dt (3.28) (3.29) Trong đó, f hàm mô hình hóa thuộc tính ngƣỡng cuộn cảm nhớ (Hình 3.8) W hàm cửa sổ: f (I)   (I 0.5[| I I t |  | I I t |]) W(x, I)   (I) (L high  x)   ( I) (x  L low ) (3.30) (3.31) Ở đây, hàm θ hàm bƣớc nhảy, β số dƣơng đặc trƣng cho tốc độ biến đổi điện cảm |I| > It, It dòng điện ngƣỡng, Llow Lhigh giá trị điện cảm giới hạn 84 cuộn cảm nhớ Trong công thức 3.31, vai trò hàm θ để giới hạn sử thay đổi điện cảm cuộn cảm nhớ khoảng Llow Lhigh Hình 3.25: Hai mô hình tương đương cuộn cảm nhớ với ngưỡng Hình 3.25 loại mô hình tƣơng đƣơng cuộn cảm nhớ với ngƣỡng Trong trƣờng hợp, biến trạng thái x đƣợc biểu diễn điện áp nút x, đƣợc tính toán thông qua phép tích phân miền thời gian công thức 3.29 Trong Hình 3.25a, từ thông đƣợc tính toán thông qua nguồn áp Ephi điện áp đầu cuộn cảm đƣợc tính vi phân theo thời gian từ thông Trong Hình 3.25b, từ thông đƣợc tính toán thông qua tích phân điện áp đầu cuộn cảm nhớ dòng điện chay qua cuộn cảm nhớ đƣợc bắt nguồn từ tỉ số từ thông điện cảm Và kết mô Pspice đƣợc thể Hình 3.26 85 Hình 3.26: Đáp ứng độ mô hình Hình 3.25a Cuộn cảm nhớ với dòng điện ngưỡng It = 10µA kích thích sóng sin có biên độ 12µA tần số 50kHz (a) Đường đặc tính i   dạng số 8; (b) Dòng điện nạp Cx Hình 3.25; (c) Dòng điện kích thích (mày xanh dương), điện áp cuộn cảm nhớ (màu đỏ), điện cảm cuộn cảm nhớ (màu xanh cây) 86 KẾT LUẬN Trong thời gian hoàn thành luận văn, dƣới hƣớng dẫn tận tình TS Phạm Việt Thành, em tiến hành nghiên cứu để hoàn thiện đề tài: “Điện trở nhớ - Các hệ thống dựa điện trở nhớ ứng dụng” Về lý thuyết, luận văn sâu vào tìm hiểu vấn đề chung điện trở nhớ, cụ thể tính chất, đƣờng đặc tính quy trình chế tạo điện trở nhớ Luận văn trình bày số ứng dụng tiêu biểu điện trở nhớ nay, kể đến nhƣ ứng dụng ngành trí tuệ nhân tạo, xây dựng phần tử logic, xây dựng nhớ không bay hơi, ứng dụng vào số mạch tƣơng tự Và hƣớng nghiên cứu tƣơng lai phần tử nhớ tụ điện nhớ cuộn cảm nhớ Về thực hành, luận văn tiến hành mô điện trở nhớ phần mềm MATLAB (Xem phần phụ lục) Tuy cố gắng nhƣng thời gian thực đề tài có hạn nhƣ kinh nghiệm, kiến thức cá nhân hạn chế nên luận văn không tránh khỏi sai sót Em mong nhận đƣợc ý kiến đóng góp nhận xét thầy cô để đề tài đƣợc hoàn thiện tiến gần với thực tế 87 TÀI LIỆU THAM KHẢO [1] “A study of the memristor - The fourth circuit element”, Ketaki Kerur, 2010 [2] “Memristor” – Wikipedia, http://en.wikipedia.org/wiki/Memristor [3] “HP Memristor jun/memristor_faq.html FAQ”, http://www.hpl.hp.com/news/2008/apr- [4] “Memristor: The fourth fundamental electronic element”, Seminar report 2013, EEE Dept [5] “Memristor – the missing circuit element”, Chua, L.O, IEEE Trans, Circuit Theory, 1971, vol CT-18,no.5, pp 507-519 [6] “The fourth element: Characteristics, Modeling and Electromagnetic Theory of the Memristor”, Kavehei, O., Kim, Y.S, Iqbal, A., Eshraghian, K., Al-Sarawi, S.F, Abbott, D [7] http://ethw.org/Memristor [8] “Development of a Non-Volatile Memristor Device Based on a ManganeseDoped Titanium Oxide Material” Jordan R.O, 2010 [9] “A Review on Memristor Applications”, Roberto Marani, Gennaro Gelap, Anna Gina Perri [10] “Integration of nanoscale memristor synapes in neuromorphic computing architectures” Giacomo Indiveri, Bernabe Linares-Barranco, Robert Legenstein, George Deligeorgis, Themistoklis Prodromakis, 2013 [11] “Hybrid Memristor-CMOS (MeMOS) based Logic Gates and Adder Circuits” Tejinder Singh, Member, IEEE [12] “Hybrid Crossbar Architecture for a Memristor Based Memory”, Chris Yakopcic, Student Member, IEEE and Tarek M.Taha, Member, IEEE [13] “A Memristor Device Model” Yakopcic; Taha, T.M; Subramanyam, G.; Pino, R.E.; Rogers,S Oct 2011 [14] “Resistive Computation: Avoiding the Power Wall with Low-Leakage LUTBased Computing” X.Gou, E Ipek and T.Soyate; 2010 [15] “Architecting on-chip interconnects for stacked 3D STT-RAM caches in CMPs” A.K.Mishra; X.Dong; G.Sunl; Y.Xie; N.Vijaykrishnan and C.R.Das; 2011 88 [16] “Memristor: Models, Types and Applications” Radwan A.G, Fouda M.E; 2015 [17] “Reliable SPICE Simulatons of Memristors, Memcapacitors and Meminductors” Dalibor BIOLEK, Massimiliano DI VENTRA, Yuriy V.PERSHIN, 2013 [18] “Resistive dependence of magnetic properties in nonvolatile Ti/Mn: TiO2/SrTi0.993Nb0.007O3/Ti memory device” S.X.Wu et al, 2009 [19] model http://www.mathworks.com/matlabcentral/fileexchange/25082-memristor- 89 PHỤ LỤC A: Mô điện trở nhớ MATLAB sử dụng M-file Scripts Trong phần mô này, độ dày D lớp TiO2 10nm độ trôi µD = 10-10 cm2s-1V-1 Giá trị trở kháng điện trở nhớ Ron = 100Ω Roff = 38kΩ Về cấu trúc file bao gồm có file: + File Memristor.m đƣợc viết dƣới dạng M-file Function để thực tính toán trở kháng điện trở nhớ ứng với điện áp đầu vào Nội dung nhƣ sau: function Resistance = memristor(time,Vin) %% Gia tri mac dinh u_d = 1e-14; D = 10e-9; Ron = 100; Roff = 38e3; Ri = 2e3; %% Tro khang cua dien tro nho k = u_d * Ron / D^2; Rd = Roff - Ron; Resistance(1) = Ri; area(1) = 0; i1=1; for i=2:length(time) area(i) = area(i1) + 0.5*(Vin(i) + Vin(i1))*(time(i)-time(i1)); Resistance(i) = sqrt( Resistance(1)^2 + * k * Rd * area(i)); i1=i; end % Dieu khien bao hoa Resistance(Resistance>Roff)=Roff; 90 Resistance(Resistance