THIẾT kế và LAYOUT MẠCH TÍCH hợp điểm ẢNH APS CHO CAMERA CMOS

TRƢỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI VIỆN ĐIỆN TỬ - VIỄN THÔNG ĐỒ ÁN TỐT NGHIỆP CAO HỌC Đề tài: THIẾT KẾ VÀ LAYOUT MẠCH TÍCH HỢP ĐIỂM ẢNH APS CHO CAMERA CMOS Sinh viên thực hiện: Lớp: NGUYỄN ANH TUẤN 11BKTĐT Giảng viên hƣớng dẫn: TS VÕ LÊ CƢỜNG Hà Nội, 11-2013 BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƢỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI CỘNG HÒA XÃ HÔI CHỦ NGHĨA VIỆT NAM Độc lập - Tự - Hạnh phúc - NHIỆM VỤ ĐỒ ÁN TỐT NGHIỆP Họ tên sinh viên: …………….………….…… Số hiệu sinh viên: ……………… Khoá:…………………….Viện: Điện tử - Viễn thông Ngành: ……………… Đầu đề đồ án: ……………………………………………… ………………………………………………………………………………… …………………………………………………………………………………………………………… ……… Các số liệu liệu ban đầu: …………………………………… …………………………………………… …… …………………………………… ……………………………………………………………………………………………………………………………….… ……………………… ………………………………………………………………………………………………………… Nội dung phần thuyết minh tính toán: ……………………………………………………………………………………………………………… ….……………… …………………………………………………………………………………………………………………… ….………… …………………………………………………………………………………………………………………………… ….… ………………………………………………………………………………………… Các vẽ, đồ thị ( ghi rõ loại kích thước vẽ ): ……………………………………………………………………………………………………………………… ….……… ………………………………………………………………………………………………………………… ……….……… ………………………………………………………………………………………………… Họ tên giảng viên hướng dẫn: ……………………………………………………… ……………………… Ngày giao nhiệm vụ đồ án: ………………………………………………….…………………… Ngày hoàn thành đồ án: ……………………………………………………………………… ……………… Ngày Chủ nhiệm Bộ môn Sinh viên hoàn thành nộp đồ án tốt nghiệp ngày tháng năm Giảng viên hƣớng dẫn tháng năm Cán phản biện BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƢỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI - BẢN NHẬN XÉT ĐỒ ÁN TỐT NGHIỆP Họ tên sinh viên: Số hiệu sinh viên: Ngành: Khoá: Giảng viên hƣớng dẫn: Cán phản biện: Nội dung thiết kế tốt nghiệp: Nhận xét cán phản biện: Ngày tháng năm Cán phản biện ( Ký, ghi rõ họ tên ) Lời nói đầu *** Hiện ngành công nghiệp camera có hai công nghệ phát triển chip CMOS CCD Đây hai công nghệ cảm biến hình ảnh Cả hai có ƣu nhƣợc điểm việc lựa chọn công nghệ phụ thuộc vào ứng dụng, nhƣ nhà sản xuất Cảm biến hình ảnh có chức chuyển đổi tín hiệu quang thành tín hiệu điện Điểm khác biệt CCD CMOS khâu đọc liệu từ ô cảm biến Ở CCD, điện tích sinh thu quang suốt trình phơi sáng đƣợc chuyển đồng thời sang cột CCD sau kết thúc trình bắt sáng Các điện tích đƣợc truyền đọc nối tiếp thông qua hàng cột CCD Ở cảm biến ảnh CMOS, tín hiệu đƣợc khuyếch đại nhờ số transistor bên điểm ảnh Các điểm ảnh ma trận đƣợc đánh địa thông qua hàng tín hiệu điện tích đƣợc đọc từ điểm ảnh qua cột Quá trình đọc đƣợc thực cách truyền hàng lần tới tụ lƣu cột sau đọc ngoài, tốc độ đọc CMOS cao hẳn CCD Ngoài ra, máy ảnh sử dụng chip CMOS có ƣu điểm bật tiêu thụ điện nhiều so với CCD Nếu nhƣ trƣớc chip cảm biến hình ảnh CMOS đƣợc cho phù hợp lắp dòng máy số rẻ tiền, có độ phân giải thấp hẳn so với chip cảm biến CCD Chip cảm biến CCD tỏ có ƣu khả nhạy sáng cao, tái ảnh có độ phân giải lớn, thể đƣợc dải màu liên tục Trong công nghệ chế tạo chíp cảm biến CMOS chƣa hoàn thiện nên kích thƣớc transistor lớn, photodiode nhỏ làm cho độ nhạy sáng Độ phân dải khả thị mầu CMOS thấp nên ảnh thu đƣợc dễ bị rạn Do dù chi phí sản xuất CCD đắt so với sản xuất CMOS, CCD vƣợt mặt trở thành thành phần chủ yếu máy ảnh số Gần kiến trúc điểm ảnh công nghệ CMOS dần khắc phục đƣợc nhƣợc điểm với ƣu vốn có là: khả tích hợp, tốc độ cao công suất thấp, điểm ảnh dùng công nghệ CMOS dần chiếm lại thị trƣờng Với lí luận văn nghiên cứu thiết kế điểm ảnh camera dùng công nghệ CMOS phần mềm Cadence Virtuoso Trong trình thực đồ án tốt nghiệp AICS-Group nhận đƣợc giúp đỡ bảo tận tình Tiến sĩ Võ Lê Cƣờng em sinh viên, đặc biệt em Nguyễn Văn Duẩn Tôi xin gửi lời cảm ơn trân trọng tới Tiến sĩ Võ Lê Cƣờng, em Nguyễn Văn Duẩn toàn thể thành viên AICS-Group giúp đỡ trình thực đồ án Tóm tắt đồ án *** Đồ án đề cập đến vấn đề thiết kế điểm ảnh APS sử dụng công nghệ CMOS 130nm với hai phƣơng pháp sử dụng transistor NMOS PMOS đồng thời ƣu nhƣợc điểm phƣơng pháp thiết kế Đề tài tập trung thiết kế mô mạch schematic layout điểm ảnh APS theo hai phƣơng pháp nêu Mạch sử dụng transistor NMOS có dải động thấp nhƣng độ nhạy cao (tỉ lệ Fill factor = 68.96%) thích hợp cho camera hoạt động điều kiện thiếu sáng dải ánh sáng đến camera hẹp Mạch sử dụng transistor PMOS ngƣợc lại có độ nhạy thấp (tỉ lệ Fill factor = 55.88%) dải động cao nên thích hợp cho camera hoạt động điều kiện ánh sáng không yếu dải ánh sáng đến camera rộng Mỗi thiết kế có ƣu điểm nhƣợc điểm riêng nên việc lựa chọn thiết kế tùy thuộc vào yêu cầu thiết kế yêu cầu ứng dụng Bố cục đồ án phần mở đầu kết luận gồm chƣơng :  Chƣơng Giới thiệu chung công nghệ camera CMOS  Chƣơng Cơ sở lý thuyết thiết kế điểm ảnh camera dùng công nghệ CMOS  Chƣơng Nghiên cứu kiến trúc điểm ảnh cho camera CMOS  Chƣơng Thiết kế điểm ảnh APS  Chƣơng Kết luận hƣớng phát triển đề tài ABSTRACT *** The thesis presents design of APS using 130nm CMOS technology with two approaches using NMOS and PMOS for source follower seperatly Advantages and disadvantages of each method are discussed as well The thesis tocuses on designing and simulating the schematic and layout circuit of the APS based on the two above mentioned techiques Circuits using NMOS transistors have low dynamic range but high sensitivity (fill factor = 68.96%) cameras suitable for operation in low light conditions and a narrow strip of light to the camera PMOS transistor circuits using reverse low sensitivity (Fill Factor = 55.88%) and high dynamic range camera is suitable for operation in low-light conditions not too weak and broad band light to the camera Each design has its own advantages and disadvantages, so the choice depends on the design requirements and design requirements of the application The thesis is organized into sections:  Chapter I: Instroduction  Chapter II: Theoretical basis Theoretical basis for the design of CMOS camera technology used  Chapter III: Look at the pixel architecture for CMOS camera  Chapter IV: Design of APS  Chapter V: Conclusion and future work MỤC LỤC Lời nói đầu Tóm tắt đồ án Danh mục hình vẽ 10 Danh mục bảng biểu 12 Danh mục từ viết tắt 13 CHƢƠNG : GIỚI THIỆU CHUNG 1.1 Đặt vấn đề 1.2 Mục tiêu đề tài 1.3 Phƣơng pháp nghiên cứu CHƢƠNG : CƠ SỞ LÝ THUYẾT 2.1 Giới thiệu chung hệ thống camera 2.2 Hoạt động cảm biến hình ảnh 2.2.1 Cảm biến dùng công nghệ CCD 2.2.2 Cảm biến ảnh CMOS 10 2.2.3 Các thông số cảm biến ảnh 14 2.3 Các linh kiện mạch 20 2.3.1 Photodiode 20 2.3.2 Transistor MOSFET 26 2.3.2.1 Cấu tạo 26 2.3.2.2 Các chế độ hoạt động 27 CHƢƠNG 3: NGHIÊN CỨU LỰA CHỌN KIẾN TRÚC ĐIỂM ẢNH 33 3.1 Lý thuyết cấu trúc điểm ảnh PPS 33 3.2 Lý thuyết cấu trúc điểm ảnh APS 36 3.2.1 Mạch nguyên lí APS 36 3.2.2 Các kiến trúc APS 37 3.3 Lý thuyết cấu trúc điểm ảnh DPS 40 3.4 Ƣu nhƣợc điểm kiến trúc điểm ảnh 42 CHƢƠNG THIẾT KẾ ĐIỂM ẢNH APS 43 4.1 Mô mạch nguyên lí 3T-APS 44 4.2 Mô mạch nguyên lí 4T-APS 47 4.2.1 Mô layout mạch nguyên lí 4T-APS sử dụng NMOS source follower 47 4.2.2 Mô layout mạch nguyên lí 4T-APS sử dụng PMOS source follower có NMOS shutter NMOS row-select 52 4.2.3 Mô layout mạch nguyên lí 4T-APS sử dụng PMOS source follower có NMOS shutter PMOS row-select 57 4.4 PHÂN TÍCH VÀ ĐÁNH GIÁ KẾT QUẢ 61 CHƢƠNG KẾT LUẬN VÀ HƢỚNG PHÁT TRIỂN 63 5.1 Mục tiêu kết đạt đƣợc 63 5.2 Hƣớng phát triển 64 Danh mục hình vẽ Hình 1: Một hệ thống camera thực tế Hình 2: Hoạt động CCD pha Hình 3: Quá trình truyền tín hiệu cảm biến ảnh CCD Hình 4: Sơ đồ khối cảm biến hình ảnh CMOS 11 Hình 5: Điểm ảnh PPS APS 12 Hình 6: APS dùng photogate 13 Hình 7: Điểm ảnh DPS 14 Hình 8: Mô hình điểm ảnh cảm biến CMOS 15 Hình 9: Đồ thị SNR theo iph 17 Hình 10 Đồ thị biểu diễn SNR iph 18 Hình 11: Đồ thị DR theo thời gian phơi sáng 20 Hình 12: Hoạt động photodiode 22 Hình 13: Mô hình photodiode mô 23 Hình 14: Photodiode với trình phơi sáng 25 Hình 15: Đồ thị Vd theo thời gian 25 Hình 16: Cấu tạo transistor NMOS 27 Hình 17: Cấu tạo transistor MOSFET loại NMOS 27 Hình 18: Đồ thị đặc tuyến hoạt động transistor NMOS 28 Hình 19: Mô hình NMOS VGS 29 Hình 20: Mô hình tín hiệu nhỏ transistor mắc theo sơ đồ S chung 31 Hình 1: Cấu trúc APS biểu đồ thời gian trình đọc phơi sáng 36 Hình 2: Pixel kiến trúc 3T-APS 37 Hình 3: Pixel kiến trúc 4T-APS 39 Hình 4: Điểm ảnh DPS 41 Hình 1: Mạch nguyên lý 3T-APS sử dụng NMOS source follower 44 Hình 2: Biểu đồ thời gian điện áp net15 mạch APS sử dụng NMOS source follower 46 Hình 3: Mạch APS sử dụng NMOS source follower có NMOS shutter NMOS rowselect 47 Hình 4: Biểu đồ thời gian xung đầu vào 48 Hình 5: Biểu đồ thời gian điện áp FD mạch APS-4T sử dụng NMOS source follower 49 Hình 6: Biểu đồ thời gian điện áp mạch APS-4T sử dụng NMOS source follower 50 Hình 7: Mạch layout APS-4T sử dụng NMOS source follower 51 Hình 8: Mạch APS-4T sử dụng PMOS source follower có NMOS shutter NMOS rowselect 52 THIẾT KẾ VÀ LAYOUT MẠCH TÍCH HỢP ĐIỂM ẢNH APS CHO CAMERA CMOS 2013  Giá trị điện áp đầu với mức sáng khác tƣơng ứng với dải điện áp khác  Dải điện áp có mức sụt áp lớn tƣơng ứng với cƣờng độ sáng mạnh  Dải điện áp có mức sụt áp tƣơng ứng với cƣờng độ sáng yếu Mạch layout APS sử dụng NMOS source follower: Hình 7: Mạch layout APS-4T sử dụng NMOS source follower Kích thƣớc điểm ảnh : 12μm x 15 μm Kích thƣớc photodiode : 10.7μm x 11.6 μm Tỉ lệ diện tích bắt sáng / tổng diện tích điểm ảnh (fill factor) : 68.96% Page 51 THIẾT KẾ VÀ LAYOUT MẠCH TÍCH HỢP ĐIỂM ẢNH APS CHO CAMERA CMOS 2013 4.2.2 Mô layout mạch nguyên lí 4T-APS sử dụng PMOS source follower có NMOS shutter NMOS row-select Từ kết mô mạch schematic ta nhận thấy DR ( dải động hay khoảng bắt sáng) mạch sử dụng NMOS source follower không lớn Vì phần mô mạch 4T-APS sử dụng PMOS source follower có NMOS shutter NMOS row-select Hình 8: Mạch APS-4T sử dụng PMOS source follower có NMOS shutter NMOS row-select Cấu tạo: Mạch nguyên lý 4T-APS sử dụng PMOS source có NMOS shutter NMOS row-select có cấu tạo bao gồm transistor photodiode Page 52 THIẾT KẾ VÀ LAYOUT MẠCH TÍCH HỢP ĐIỂM ẢNH APS CHO CAMERA CMOS 2013  Photodiode đƣợc reset mức điện áp Vdd – Vth (Vth điện áp ngƣỡng M1) Dòng quang điện tích lũy vào tụ photodiode suốt trình phơi sáng điện áp đƣợc đọc kết thúc trình bắt sáng  M1 transistor reset  M5 shutter sử dụng transistor NMOS M2 có nhiệm vụ có tác dụng chuyển điện tích tích lũy photodiode sang tụ CFD  M0 source follower sử dụng transistor PMOS  M3 Row – select sử dụng transistor NMOS Nguyên lý hoạt động:  Đầu tiên tín hiệu điện tích đƣợc tích lũy photodiode (giả sử trạng thái ban đầu photodiode đƣợc xả hết điện tích) Ngay trƣớc chuyển đổi tín hiệu điện tích tụ CFD đƣợc reset bẳng cách mở M1  Giá trị reset đƣợc đọc ngoài,lấy mẫu tƣơng quan kép (correlated double sampling - CDS) để mở M3 Sau hoàn tất việc đọc giá trị reset tín hiệu điện tích photodiode đƣợc chuyển sang tụ cách bật M5, sau đọc tín hiệu cách bật M3 Lặp lại trình này, điện tích tín hiệu điện tích reset đƣợc đọc Page 53 THIẾT KẾ VÀ LAYOUT MẠCH TÍCH HỢP ĐIỂM ẢNH APS CHO CAMERA CMOS 2013 Kết mô phỏng: Các xung điện áp đƣợc đặt cách khoảng thời gian nhƣ ta đƣợc kết mô đầu ứng với cƣờng độ ánh sáng khác nhau: Hình 9: Biểu đồ thời gian điện áp FD mạch APS-4T sử dụng PMOS source follwer NMOS shutter NMOS row-select  Ở thời điểm – 1ms điện áp UGM1 mức thấp M1 ngắt điện áp FD xấp xỉ  Ở thời điểm 1ms-2ms điện áp UGM1 mức cao M1 thông điện áp FD đạt giá trị 3.3-VThM1  Ở thời điểm 2ms-2,5ms điện áp UGM1 mức thấp M1 lại ngắt diode phóng điện qua nguồn dòng  Ở thời điểm 2,5ms-55ms điện áp FD đƣợc giữ nguyên giá trị shutter M5 mở để truyền điện tích sang tụ CFD  Ở thời điểm 0.55ms-1ms shutter M5 đóng điện áp giảm dần  Các giá trị điện áp FD đƣợc đƣa qua transistor NMOS M0 khuếch đại M3 để đọc giá trị điện áp đầu Page 54 THIẾT KẾ VÀ LAYOUT MẠCH TÍCH HỢP ĐIỂM ẢNH APS CHO CAMERA CMOS 2013 Giá trị đầu ứng với cƣờng độ ánh sáng khác nhau:  Giá trị điện áp đầu với mức sáng khác tƣơng ứng với dải điện áp khác  Dải điện áp có mức sụt áp lớn tƣơng ứng với cƣờng độ sáng mạnh  Dải điện áp có mức sụt áp tƣơng ứng với cƣờng độ sáng yếu Hình 10: Giá trị đầu mạch APS-4T sử dụng PMOS source follwer NMOS shutter NMOS row-select Page 55 THIẾT KẾ VÀ LAYOUT MẠCH TÍCH HỢP ĐIỂM ẢNH APS CHO CAMERA CMOS 2013 Kết Layout: Hình 3: Mạch layout APS sử dụng PMOS source follwer NMOS shutter NMOS row-select Kích thƣớc điểm ảnh : 12 x 15 μm Kích thƣớc photodiode : 9.4μm x 10.7μm Tỉ lệ diện tích bắt sáng / tổng diện tích điểm ảnh (fill factor) : 55.88% Page 56 THIẾT KẾ VÀ LAYOUT MẠCH TÍCH HỢP ĐIỂM ẢNH APS CHO CAMERA CMOS 2013 4.2.3 Mô layout mạch nguyên lí 4T-APS sử dụng PMOS source follower có NMOS shutter PMOS row-select Mạch APS sử dụng PMOS source follower có NMOS shutter NMOS rowselect có dải điện áp lớn nhƣng giá trị mức sáng cách có chênh lệch lớn Trong mạch sử dụng PMOS row-select có DR tốt Hình 4: Mạch APS sử dụng PMOS source follower có NMOS shutter PMOS row-select Cấu tạo: Mạch nguyên lý 4T-APS sử dụng PMOS source có NMOS shutter PMOS row-select có cấu tạo bao gồm transistor photodiode  Photodiode đƣợc reset mức điện áp Vdd – Vth (Vth điện áp ngƣỡng M1) Dòng quang điện tích lũy vào tụ photodiode suốt trình phơi sáng điện áp đƣợc đọc kết thúc trình bắt sáng  M1 transistor reset Page 57 THIẾT KẾ VÀ LAYOUT MẠCH TÍCH HỢP ĐIỂM ẢNH APS CHO CAMERA CMOS 2013  M5 shutter sử dụng transistor NMOS M2 có nhiệm vụ có tác dụng chuyển điện tích tích lũy photodiode sang tụ C1  M0 source follower sử dụng transistor PMOS  M3 Row – select sử dụng transistor PMOS Nguyên lý hoạt động: Nguyên lý hoạt động mạch tƣơng tự nguyên lý hoạt động mạch nguyên lý 4T-APS sử dụng PMOS source có NMOS shutter PMOS row-select Kết mô phỏng: Giá trị điện áp đầu với mức sáng khác tƣơng ứng với dải điện áp khác Hình 5: Biểu đồ thời gian điện áp FD mạch APS-4T sử dụng PMOS source follower có NMOS shutter PMOS row-select  Ở thời điểm – 0.1ms điện áp UGM1 mức thấp M1 ngắt điện áp FD xấp xỉ  Ở thời điểm 0.1ms-0.2ms điện áp UGM1 mức cao M1 thông điện áp FD đạt giá trị 3.3-VThM1  Ở thời điểm 0.2ms-0.25ms điện áp UGM1 mức thấp M1 lại ngắt diode phóng điện qua nguồn dòng Page 58 THIẾT KẾ VÀ LAYOUT MẠCH TÍCH HỢP ĐIỂM ẢNH APS CHO CAMERA CMOS 2013  Ở thời điểm 0.25ms-0.55ms điện áp FD đƣợc giữ nguyên giá trị shutter M5 mở để truyền điện tích sang tụ CFD  Ở thời điểm 0.55ms-1ms shutter M5 đóng điện áp giảm dần  Các giá trị điện áp CFD đƣợc đƣa qua transistor PMOS M0 khuếch đại NMOS M3 để đọc giá trị điện áp đầu Hình 6: Giá trị đầu mạch APS sử dụng PMOS source có NMOS shutter PMOS row-select Các giá trị điện áp mức sáng so với mạch APS sử dụng NMOS làm row-select, giúp cho việc xử lý kết sau đƣợc dễ dàng Trong loại mạch APS sử dụng PMOS source follower mạch sử dụng NMOS row-select có dải điện áp lớn nhƣng giá trị mức sáng cách có chênh lệch lớn mạch sử dụng PMOS row-select có DR tốt Page 59 THIẾT KẾ VÀ LAYOUT MẠCH TÍCH HỢP ĐIỂM ẢNH APS CHO CAMERA CMOS 2013 Kết Layout: Hình 7: Mạch layout APS sử dụng PMOS source có NMOS shutter PMOS row-select Kích thƣớc điểm ảnh : 12 x 15 μm Kích thƣớc photodiode : 9.1 μm x 10.2 μm Tỉ lệ diện tích bắt sáng / tổng diện tích điểm ảnh (fill factor) : 51.57% Page 60 THIẾT KẾ VÀ LAYOUT MẠCH TÍCH HỢP ĐIỂM ẢNH APS CHO CAMERA CMOS 2013 4.4 PHÂN TÍCH VÀ ĐÁNH GIÁ KẾT QUẢ Từ kết mô mạch schematic ta nhận thấy DR ( dải động hay khoảng bắt sáng) mạch sử dụng PMOS source follower lớn sử dụng NMOS source follower PMOS NMOS Dòng quang điện Điện áp Vout NMOS shutter & NMOS shutter & NMOS row-select PMOS row-select 100pA – 900pA – 1.55V 3.3 – 1.55V 3.3 – 1.6V Bảng 1: Kết mô mạch schematic Trong loại mạch sử dụng PMOS source follower mạch sử dụng NMOS row-select có dải điện áp lớn nhƣng giá trị mức sáng cách có chênh lệch lớn mạch sử dụng PMOS row-select có DR tốt Độ nhạy sáng : Mạch sử dụng NMOS có khả nhạy sáng cao mạch sử dụng PMOS PMOS NMOS Diện tích điểm ảnh NMOS shutter & NMOS shutter & NMOS row-select PMOS row-select 12 μm x 15 μm Diện tích photodiode 10.7μm*11.6 μm 9.4μm *10.7μm 9.1 μm *10.2 μm Fill factor 51.57% 68.96% 55.88% Bảng Độ nhạy sáng mạch sử dụng NMOS PMOS Page 61 THIẾT KẾ VÀ LAYOUT MẠCH TÍCH HỢP ĐIỂM ẢNH APS CHO CAMERA CMOS 2013 Trong điều kiện ánh sáng sử dụng photodiode giống độ nhạy cảm biến phụ thuộc vào diện tích photodiode Với diện tích điểm ảnh cố định mạch sử dụng hoàn toàn transitor NMOS cho kết tốt diện tích dành cho mạch điều khiển nhỏ nên diện tích dành cho photodiode lớn Trong thiết kế có diện tích layout mạch sử dụng hoàn toàn NMOS có diện tích photodiode lớn nên có độ nhạy sáng cao Sự phù hợp thiết kế với ứng dụng : Mỗi thiết kế có ƣu điểm nhƣợc điểm riêng nên việc lựa chọn thiết kế tùy thuộc vào yêu cầu thiết kế yêu cầu ứng dụng :  Mạch sử dụng transistor NMOS có dải động thấp nhƣng độ nhạy cao thích hợp cho máy ảnh hoạt động điều kiện thiếu sáng dải ánh sáng đến camera hẹp  Mạch sử dụng transistor PMOS ngƣợc lại có độ nhạy thấp dải động cao nên thích hợp cho máy ảnh hoạt động điều kiện ánh sáng không yếu dải ánh sáng đến camera rộng Page 62 THIẾT KẾ VÀ LAYOUT MẠCH TÍCH HỢP ĐIỂM ẢNH APS CHO CAMERA CMOS 2013 CHƢƠNG 5: KẾT LUẬN VÀ HƢỚNG PHÁT TRIỂN 5.1 Mục tiêu kết đạt đƣợc - Nghiên cứu lựa chọn kiến trúc điểm ảnh:  Kiến trúc điểm ảnh PPS gồm transistor điểm ảnh Tín hiệu điện tích điểm ảnh đƣợc đọc qua khuếch đại cột, trình đọc xóa liệu PPS có kích thƣớc điểm ảnh nhỏ nên hệ số điền đầy FF lớn nhƣng lại gặp vấn đề tốc độ đọc chậm tỉ lệ tín hiệu nhiễu SNR thấp  Kiến trúc điểm ảnh APS: APS (Active Pixel Sensor) thƣờng gồm đến transistor điểm ảnh với số đóng vai trò đệm khuếch đại Tín hiệu photodiode qua đệm mức pixel (source follower) nên trình đọc không xóa liệu diode So với PPS APS có kích thƣớc điểm ảnh lớn nên tỉ lệ FF nhỏ nhƣng tốc độ đọc cao SNR lớn  Kiến trúc điểm ảnh DPS: Mỗi điểm ảnh có ADC, ADC hoạt động song song liệu số đƣợc lƣu nhớ đƣợc đọc trực tiếp từ ma trận điểm ảnh tƣơng tự hoạt động nhớ thông thƣờng Vì kích thƣớc điểm ảnh lớn số lƣợng transistor điểm ảnh tăng Trong đó, kiến trúc APS đƣợc sử dụng rộng rãi nhiều camera nhiều ƣu điểm đặc biệt cho phép chất lƣợng hình ảnh cao với kiến trúc không phức tạp - Thiết kế, mô mạch nguyên lý loại điểm ảnh APS: sử dụng NMOS PMOS Page 63 THIẾT KẾ VÀ LAYOUT MẠCH TÍCH HỢP ĐIỂM ẢNH APS CHO CAMERA CMOS - 2013 Chứng minh ƣu nhƣợc điểm NMOS PMOS thông qua thiết kế điểm ảnh APS:  Mạch sử dụng transistor NMOS có dải động thấp nhƣng độ nhạy cao thích hợp cho máy ảnh hoạt động điều kiện thiếu sáng dải ánh sáng đến camera hẹp  Mạch sử dụng transistor PMOS ngƣợc lại có độ nhạy thấp dải động cao nên thích hợp cho máy ảnh hoạt động điều kiện ánh sáng không yếu dải ánh sáng đến camera rộng Mỗi thiết kế có ƣu điểm khuyết điểm riêng nên việc lựa chọn thiết kế tùy thuộc vào yêu cầu thiết kế yêu cầu ứng dụng - Thiết kế layout cho mạch nguyên lý nêu 5.2 Hƣớng phát triển Thiết kế APS đƣợc thiết kế mô đề tài có khả ứng dụng cao thiết kế chế tạo camera CMOS Nó có khả kết hợp với phƣơng pháp khác nhằm nâng cao hiệu suất hoạt động Có hƣớng phát triển cho APS nhằm đáp ứng mục đích : tăng dải động, tăng tốc độ … Để tăng tốc độ cho cảm biến dùng cấu trúc APS sử dụng nhiều nhớ tƣơng tự bên điểm ảnh Để tăng dải động cho cảm biến áp dụng nhiều phƣơng pháp nhƣ : Điều chỉnh dung lƣợng giếng, multiple capture, phƣơng pháp loga, self-reset … Mỗi phƣơng pháp có ƣu nhƣợc điểm riêng cần có thời gian nghiên cứu chi tiết Page 64 THIẾT KẾ VÀ LAYOUT MẠCH TÍCH HỢP ĐIỂM ẢNH APS CHO CAMERA CMOS 2013 TÀI LIỆU THAM KHẢO [1] Design of Active Pixel Cell using PMOS source follower Abhaya Chandra K May, 2008 [2] Design of Analog CMOS Integrated Circuits.Behzad Razavi Professor of electrical engineerning University of Califonia, Los Angeles [3] Jun Ota, Smart CMOS Image Sensors and Applications, Taylor and Francis Group, 2008 [4] Behzad Razavi, Design of Analog CMOS Integrated Circuits, McGrawHill Companies, 2001 [5] Liu Yu, Wang Guoyu, “Design and Implementation of CMOS Image Sensor”, Journal of Electronics (China), Vol.24, No.1, pp 95-99, January 2007 [6] Prof Dr –Ing Andreas K nig, Design of Active Pixel Cell using PMOS source follower, Technische Universit t Kaiserslautern, Abhaya Chandra K May, 2008 [7] Liang-Wei Lai, Cheng-Hsiao Lai,Ya-Chin King, A Novel Logarithmic Response CMOS Image Sensor With High Output Voltage Swing and InPixel Fixed-Pattern Noise Reduction, IEEE SENSORS JOURNAL, VOL 4, NO 1, FEBRUARY 2004 [8] Dongwon Park, Jehyuk Rhee, Youngjoong Joo, Wide Dynamic-Range CMOS Image Sensor Using Self-Reset Technique, IEEE ELECTRON DEVICE LETTERS, VOL 28, NO 10, OCTOBER 2007 Page 65 ... THIẾT KẾ VÀ LAYOUT MẠCH TÍCH HỢP ĐIỂM ẢNH APS CHO CAMERA CMOS 2013 Hình 7: Điểm ảnh DPS Điểm yếu DPS kích thƣớc điểm ảnh lớn số lƣợng transistor điểm ảnh tăng Do có giới hạn dƣới kích thƣớc điểm. .. đổi điểm D Các mạch ngoại vi APS dùng photogate tƣơng tự nhƣ APS dùng photodiode Page 12 THIẾT KẾ VÀ LAYOUT MẠCH TÍCH HỢP ĐIỂM ẢNH APS CHO CAMERA CMOS 2013 Hình 6: APS dùng photogate Điểm ảnh. .. trúc điểm ảnh APS - Thiết kế, mô mạch nguyên lý loại điểm ảnh APS: sử dụng NMOS PMOS - Thiết kế layout cho mạch nguyên lý nêu - Chứng minh ƣu nhƣợc điểm NMOS PMOS thông qua thiết kế điểm ảnh APS