Các họ vi mạch logic cơ bản

CÁC HỌ VI MẠCH LOGIC CƠ BẢN CÁC HỌ VI MẠCH LOGIC CƠ BẢN I TỔNG QUAN… Các họ mạch logic lưỡng cực Các họ mạch logic đơn cực II ĐẶC ĐIỂM CHUNG CỦA CÁC VI MẠCH LOGIC… Phân loại IC số… Các đặc trưng… III CÁC HỌ CỔNG LOGIC 10 Họ DDL (DIODE DIODE LOGIC) 11 Họ DTL (DIODE-TRANSISTOR LOGIC) 13 Họ TTL (TRANSISTOR-TRANSISTOR LOGIC) .13 a Các đặc điểm họ TTL chuẩn 14 b Họ TTL cải tiến… 15 c TTL với ngõ cực thu hở (OPEN COLLECTOR OUTPUT)… 17 d Họ TTL ba trạng thái (TRISTATE)… 17 Họ RTL (RESISTOR-TRANSISTOR LOGIC) 18 Mạch logic MOS… 19 a Họ CMOS 21 b Cổng NMOS… 26 Họ ECL (EMITTER COUPLED LOGIC) .27 CÁC HỌ VI MẠCH LOGIC CƠ BẢN Tóm tắt đặc trưng vài họ cổng logic… .28 IC số… 29 a Mức tích hợp… 30 b Kí hiệu vỏ IC số… 30 c Một số IC thường gặp… 31 CÁC HỌ VI MẠCH LOGIC CƠ BẢN CÁC HỌ VI MẠCH LOGIC CƠ BẢN I TỔNG QUAN Xét có lọai thiết bị bán dẫn lưỡng cực đơn cực Dựa thiết bị này, mạch tích hợp hình thành Các họ mạch logic lưỡng cực: Các yếu tố IC lưỡng cực điện trở, diode BJT, hai họat động IC lưỡng cực là: tắt bão hòa, họ logic lưỡng cực: • Mạch logic DDL • Mạch logic RTL • Mạch logic DCTL • Mạch logic HTL • Mạch logic TTL • Mạch logic Schottky TTL • Mạch logic ECL Các họ mạch logic đơn cực: Các thiết bị MOS thiết bị đơn cực có MOSFET vận hành mạch logic MOS, mạch logic MOS là: • PMOS • NMOS • CMOS II ĐẶC ĐIỂM CHUNG CỦA CÁC VI MẠCH SỐ Phân lọai IC số: CÁC HỌ VI MẠCH LOGIC CƠ BẢN Loại IC Các cổng Số linh kiện Tổ hợp quy mô nhỏ SSI Nhỏ 12 Lên đến 99 Tổ hợp quy mô trung bình MSI 12-99 100-999 Tổ hợp quy mô lớn LSI 100-999 100-999 Tổ hợp quy mô lớn VLSI Lớn 1000 Lớn 10000 Các đặc trưng: a Tốc độ họat động, lệ thuộc vào thời gian trễ truyền đạt - Có hai loại thời trễ truyền: Thời trễ truyền từ thấp lên cao t truyền từ cao xuống thấp t PLH thời trễ Hai giá trị thường khác Sự thay đổi PHL trạng thái xác định tín hiệu Thí dụ tín hiệu qua cổng đảo - Tùy theo họ IC, thời trễ truyền thay đổi tử vài ns đến vài trăm ns Thời trễ truyền lớn tốc độ làm việc IC nhỏ b Tổn hao công suất (Power requirement), xác định tích số nguồn cung cấp Vcc dòng Icc (giá trị trung bình dòng Icc mức mức 1), đơn vị mW CÁC HỌ VI MẠCH LOGIC CƠ BẢN PD (avg) = ICC (avg) VCC c Chỉ số giá trị, xác định tích số tốc độ công suất - Để đánh giá chất lượng IC, người ta dùng đại lượng tích số công suất-vận tốc tích số công suất tiêu tán thời trễ truyền Chỉ số giá trị (pJ) = thời gian trì hoãn truyền đạt (ns) x công suất (mW) - Thí dụ họ IC có thời trễ truyền 10 ns công suất tiêu tán trung bình 50 mW tích số công suất-vận tốc là: -9 -3 -12 10 ns x mW =10.10 x5.10 = 50x10 watt-sec = 50 picojoules (pj) - Chỉ số giá trị nhỏ tốt - Trong trình phát triển công nghệ chế tạo IC người ta muốn đạt IC có công suất tiêu tán thời trễ truyền nhỏ tốt Như IC có chất lượng tốt tích số công suất-vận tốc nhỏ Tuy nhiên thực tế hai giá trị thay đổi theo chiều ngược với nhau, nên ta khó mà đạt giá trị theo ý muốn, dù trình phát triển công nghệ chế tạo linh kiện điện tử trị số cải thiện d Hệ số tải, số cổng vận hành cổng, hệ số tải cao thuận lợi e Các tham số dòng áp - V : Điện nguồn (power supply): khoảng điện cho phép cấp CC cho IC để hoạt động tốt Thí dụ với IC số họ TTL, V =5±0,5 V , họ CMOS V =3CC 15V (Người ta thường dùng ký hiệu V DD DD V để nguồn mass IC họ SS MOS) - Điện áp đầu vào mức cao VIH (High level input voltage) : điện áp tối thiểu mà cổng nhận biết mức - Điện áp đầu vào mức thấp VIL (Low level input voltage) : điện áp tối đa mà cổng nhận biết mức - Điện áp đầu mức cao VOH (High level output voltage) : điện áp tối thiểu đầu tương ứng mức - Điện áp đầu mức thấp VOL (Low level output voltage) : điện áp tối đa đầu tương ứng mức - Cường độ dòng điện đầu vào mức cao IIH (High level input current) : dòng tối thiểu cung cấp tương ứng với mức - Cường độ dòng điện đầu vào mức thấp IIL (Low level input current) : dòng tối đa cung cấp tương ứng với mức - Cường độ dòng điện đầu mức cao IOH (High level output current) : dòng cực đại mà ngõ cung cấp tương ứng với mức - Cường độ dòng điện đầu mức thấp IOH (Low level output current): dòng cực tiểu mà ngõ cung cấp tương ứng với mức f I ,I CCH CCL : Dòng điện chạy qua IC ngõ mức cao thấp Nhiễu - Các tín hiệu nhiễu tia lửa điện, cảm ứng từ làm thay đổi trạng thái logic tín hiệu ảnh hưởng đến kết hoạt động mạch - Tính miễn nhiễu mạch logic tùy thuộc khả dung nạp hiệu nhiễu mạch xác định lề nhiễu Lề nhiễu có chênh lệch điện giới hạn (còn gọi ngưỡng logic) mức cao thấp ngã ngã vào cổng - Tín hiệu vào mạch logic xem mức có trị >V IH (min) mức V NH làm cho điện ngã vào rơi vào vùng bất định mạch không nhận tín hiệu thuộc mức logic Tương tự cho trường hợp ngã mức thấp tín hiệu nhiễu có trị dương biên độ >V vào trạng thái bất định NL đưa mạch g Miền nhiệt độ họat động, từ 0-70 C cho ứng dụng tiêu dùng công 0 nghiệp, từ 55 C – 125 C cho mục đích quân h Logic cấp dòng logic nhận dòng - Một mạch logic thường gồm nhiều tầng kết nối với Tầng cấp tín hiệu gọi tầng thúc tầng nhận tín hiệu gọi tầng tải Sự trao đổi dòng điện hai tầng thúc tải thể logic cấp dòng logic nhận dòng Hình (a) cho thấy hoạt động gọi cấp dòng: Khi ngã mạch logic mức cao, cấp dòng I cho ngã vào mạch logic 2, vai trò tải nối IH mass Ngã cổng nguồn dòng cấp cho ngã vào cổng Hình (b) cho thấy hoạt động gọi nhận dòng: Khi ngã mạch logic mức thấp, nhận dòng I từ ngã vào mạch logic xem nối với nguồn IL V CC - Thường dòng nhận tầng thúc mức thấp có trị lớn so với dòng cấp mức cao, nên người ta hay dùng trạng thái cần gánh tải tương đối nhỏ, ví dụ cần thúc cho led, người ta dùng mạch (Hình a) mà dùng mạch (Hình b) i Tính Schmitt Trigger - Trong phần giới thiệu lề nhiễu, ta thấy khoảng điện nằm ngưỡng logic, khoảng điện ứng với transistor làm việc vùng tác động Khoảng cách xác định lề nhiễu có tác dụng làm giảm độ rộng sườn xung (tức làm cho đường dốc lên dốc xuống tín hiệu dốc hơn) qua mạch Lề nhiễu lớn vùng chuyển tiếp ngã vào nhỏ, tín hiệu thay đổi trạng thái khoảng thời gian nhỏ nên sườn xung dốc Tuy nhiên khoảng sườn xung nằm vùng chuyển tiếp nên tín hiệu không vuông hoàn toàn - Để cải thiện dạng tín hiệu ngã ra, bảo đảm tính miễn nhiễu cao, người ta chế tạo cổng có tính trễ điện thế, gọi cổng Schmitt Trigger (hình a) 10 - Khi dẫn, tùy theo nồng độ pha chất bán dẫn mà transistor có nội trở nhỏ (từ vài chục Ω đến hàng trăm KΩ) tương đương với khóa đóng - 10 Khi ngưng, transistor có nội trở lớn (hàng 10 Ω), tương đương với khóa hở Chuyển mạch MOSFET Mạch số dùng MOSFET phân thành nhóm: P-MOS, N-MOS CMOS Đặc điểm logic MOS - So với họ lưỡng cực N-MOS P-MOS có tốc độ hoạt động chậm hơn, tiêu hao lượng hơn, giới hạn nhiễu hẹp hơn, khoảng điện nguồn nuôi lớn hơn, hệ số tải lớn đòi hỏi chỗ chip - Mức logic dành cho mạch MOS  V(1) ≈ VDD V(0) ≈ 0V Đặc tính họ MOS Một số tính chất chung cổng logic họ MOS (NMOS, PMOS CMOS) kể sau: - Nguồn cấp điện : V - Mức logic: V OL DD từ 3V đến 15V (max) = 0V V OH (min) = V V (max) = 30% V IL - Lề nhiễu : V NH = 30%V DD V NL DD DD V (min) = 70%V IH = 30%V DD DD - Với nguồn 5V, lề nhiễu khỏang 1,5V, lớn so với họ TTL - Thời trễ truyền tương đối lớn, khỏang vài chục ns, điện dung ký sinh ngã vào tổng trở transistor lớn 21 - Công suất tiêu tán tương đối nhỏ, hàng nW, dòng qua transistor MOS nhỏ - Số Fan Out: 50 UL Do tổng trở vào transistor MOS lớn nên dòng tải cho cổng họ MOS nhỏ, số Fan Out họ MOS lớn, nhiên mắc nhiều tầng tải vào tầng thúc điện dung ký sinh tăng lên (gồm nhiều tụ mắc song song) ảnh hưởng đến thời gian giao hoán mạch nên dùng tần số cao người ta giới hạn số Fan Out 50, nghĩa cổng MOS cấp dòng cho 50 cổng tải loạt - Như nói trên, CMOS có cải thiện thời trễ truyền so với loại NMOS PMOS, nhiên mật độ tích hợp CMOS nhỏ hai loại Dù so với họ TTL mật độ tích hợp họ MOS nói chung lớn nhiều, họ MOS thích hợp để chế tạo dạng LSI VLSI a HỌ CMOS Cổng CMOS Họ CMOS sử dụng hai loại transistor kênh N P với mục đích cải thiện tích số công suất vận tốc, khả tích hợp thấp loại N P (H 3.30a), (H 3.30b) (H 3.30c) cổng NOT, NAND NOR họ CMOS 22 Bảng cho thấy quan hệ điện ngã vào , cổng NOT V V DD T in (logic1) 0V (logic0) T R 10 OFF R ON V =10 Ω R = 1KΩ R ON = 1KΩ 0V (logic 0) 10 OFF out V =10 Ω DD (logic 1) Ngoài vận hành cổng NAND NOR giải thích sau: • Cổng NAND: - Khi ngã vào nối lên mức cao, T T ngưng, T T dẫn, ngã xuống thấp - Khi có ngã vào nối xuống mức thấp, transistor T T ngưng, transistor T T dẫn, ngã lên cao Đó kết cổng NAND ngã vào 23 • Cổng NOR: - Khi ngã vào nối xuống mức thấp, T T dẫn, T T ngưng, ngã lên cao - Khi có ngã vào nối lên mức cao, transistor T T dẫn, transistor T T ngưng, ngã xuống thấp Đó kết cổng NOR ngã vào Các cổng CMOS khác Người ta sản xuất cổng CMOS với cực Drain để hở ngã trạng thái để sử dụng trường hợp đặc biệt họ TTL 24 Hình (a) cổng NOT có cực D để hở, sử dụng phải có điện trở kéo lên Hình (b) cổng NOT có ngã trạng thái: - Khi ngã vào Enable =1, T T dẫn, mạch hoạt động cổng đảo, - Khi ngã vào Enable =0, T T 4 ngưng đưa mạch vào trạng thái Z cao Ngoài lợi dụng tính chất transistor MOS có nội trở nhỏ dẫn, người ta chế tạo mạch có khả truyền tín hiệu theo chiều, gọi khóa chiều (H 3.32) khóa chiều với A ngã vào điều khiển Khi A = khóa hở, A = 1, khóa đóng cho tín hiệu truyền qua theo chiều 25 Vận hành: T T vai trò cổng đảo - Khi A = 0, cực G T mức thấp nên T (kênh N) ngưng, cực G T 2 (kênh P) mức cao nên T ngưng, mạch tương đương với khóa hở - Khi A =1, cực G T mức cao nên T dẫn, cực G T nên T mức thấp dẫn, mạch tương đương với khóa đóng Tín hiệu truyền qua chiều nhờ T (loại P) theo chiều ngược lại nhờ T (loại N) Biên độ tín hiệu V truyền qua khóa phải thỏa điều kiện [...]... ngã vào 6 HỌ ECL (EMITTER COUPLED LOGIC) Là họ cổng logic có cực E của một số bán dẫn nối chung với nhau Họ mạch này cũng sử dụng cồng nghệ TTL, nhưng cấu trúc mạch có những điểm khác hẳn với họ TTL Ngaoif vi c sử dụng hồi tiếp âm trên điện trở R E để chống bão hòa, mạch điện của họ ECL còn tận dụng được ưu điểm của mạch khuêch đại vi sai, nên tần số công tác họ này lại có điều kém hơn các họ khác 29... cực thu hở Lưu ý: Mạch có cực thu để hở có thể được sử dụng như mạch Logic thông thường bằng cách mắc thêm R thích hợp với tình trạng của tải d HỌ TTL BA TRẠNG THÁI (TRISTATE) Ngoài 2 trạng thái cơ bản 1 và 0, các mạch logic còn có thêm trạng thái tổng trở cao Hi-Z Ví dụ xét cổng NOT 3 trạng thái sau 4 HỌ RTL (RESISTOR-TRANSISTOR LOGIC) Bao gồm các điện trở và transistor, đây là họ logic được tích hợp... Ký hiệu các cổng Schmitt Trigger j Yêu cầu về nguồn k Tính đa dạng, khả năng tích hợp, giá thành, chế tạo, dễ phối hợp với vi mạch công nghệ khác III CÁC HỌ CỔNG LOGIC 1 HỌ DDL (DIODE DIODE LOGIC) Là họ cổng logic do các diode bán dẫn tạo thành 11 (a) Sơ đồ cổng AND (b) Sơ đồ cổng OR Nguyên lý hoạt động của cổng rất đơn giản Đối với trường hợp (a) chỉ duy nhất một tổ hợp biến vào A = B = H (logic 1)... hợp sớm nhất Ví dụ, một cổng NOR RTL Các mạch RTL có đặc tính chung là cần dòng IB cho các BJT nên còn được gọi là mạch thu dòng (current sinking), vì vậy khi kết nối với các mạch khác cần phải lưu ý để thỏa mãn điều kiện này, nếu không mạch sẽ không làm vi c Lề nhiễu ở trạng thái 0 là 0.5-0.2=0.3V Lề nhiễu ở trạng thái 1 phụ thuộc vào tải 5 MẠCH LOGIC MOS Gồm các IC số dùng công nghệ chế tạo của transistor... điện vốn có thể dễ dàng phân cực MOSFET ở trạng thái dẫn điện) b Cổng cơ bản NMOS Hình trên là các cổng NOT, NAND và NOR dùng NMOS Bảng dưới sẽ cho thấy quan hệ giữa các điện thế của các ngã vào , ra cổng NOT V T in T 1 0V (logic 0) R +5V (logic1 ) R ON ON = 100KΩ 10 R OFF = 100KΩ V 2 R 28 ON out =10 Ω +5V (logic 1) = 1KΩ 0,05V (logic 0) Ngoài ra vận hành của cổng NAND và NOR được giải thích như sau:... Dù sao so với họ TTL thì mật độ tích hợp của họ MOS nói chung lớn hơn rất nhiều, do đó họ MOS rất thích hợp để chế tạo dưới dạng LSI và VLSI a HỌ CMOS Cổng cơ bản CMOS Họ CMOS sử dụng hai loại transistor kênh N và P với mục đích cải thiện tích số công suất vận tốc, mặc dù khả năng tích hợp thấp hơn loại N và P (H 3.30a), (H 3.30b) và (H 3.30c) là các cổng NOT, NAND và NOR họ CMOS 22 Bảng dưới cho thấy... P-MOS, N-MOS và CMOS Đặc điểm của logic MOS - So với họ lưỡng cực thì N-MOS và P-MOS có tốc độ hoạt động chậm hơn, tiêu hao năng lượng ít hơn, giới hạn nhiễu hẹp hơn, khoảng điện thế nguồn nuôi lớn hơn, hệ số tải lớn hơn và đòi hỏi ít chỗ trên chip hơn - Mức logic dành cho mạch MOS là  V(1) ≈ VDD V(0) ≈ 0V Đặc tính của họ MOS Một số tính chất chung của các cổng logic họ MOS (NMOS, PMOS và CMOS) có thể... khóa và đầu ra Y lấy mức H, nghĩa là mạch thể hiện một cổng AND Ngược lại, đối với hình (b), chỉ duy nhất tổ hợp A = B = L mới không tạo được dòng qua các diode và sụt áp trên R1 = 0 Tương ứng, đầu ra lấy mức L Trường hợp này mạch thể hiện một cổng OR 12 Ưu điểm của họ DDL: - Mạch điện đơn giản, dễ tạo ra các cổng AND, OR nhiều lối vào Ưu điểm này cho phép xâu dựng các ma trận Diode với nhiều ứng dụng... nhiều ứng dụng khác nhau - Tần số công tác có thể đạt cao bằng cách chọn các diode chuyển mạch nhanh - Công suất tiêu thụ nhỏ Nhược điểm - Độ phòng vệ nhiễu thấp ( VRL lớn ) - Hệ số ghép tải nhỏ Để cải thiện độ phòng vệ nhiễu ta có thể ghép nối tiếp ở mạch ra một diode Tuy nhiên, khi đó VRH cũng bị sụt đi 0,6V 2 HỌ DTL (DIODE-TRANSISTOR LOGIC) Bao gồm diode ở ngõ vào và transistor ở ngõ ra Ví dụ, cổng... Đối với họ CMOS, trễ truyền lan phụ thuộc nhiều vào VCC, khi tăng giá trị nguồn nuôi, thời gian trễ sẽ giảm xuống - ECL là họ có thời gian trễ truyền lan nhỏ (1ns) Tuy nhiên, công suất tiêu thụ lớn, nguồn trái cực ( - 5,2 ) nên gây phức tạp trong ứng dụng 8 IC số IC là vi t tắt của hai chứ tiếng Anh “Integrated Circuit”, có nghĩa là mạch tích hợp Mạch tích hợp là mạch điện được tạp thành bằng cách vận