Các họ vi mạch logic cơ bản

- Thí dụ họ IC có thời trễ truyền là 10 ns và công suất tiêu tán trung bình là mà đạt được các giá trị theo ý muốn, dù sao trong quá trình phát triển của công nghệ chế tạo linh kiện điện

CÁC HỌ VI MẠCH LOGIC CƠ BẢN

CÁC HỌ VI MẠCH LOGIC CƠ BẢN

I TỔNG QUAN… 3

1 Các họ mạch logic lưỡng cực 3

2 Các họ mạch logic đơn cực 3

II ĐẶC ĐIỂM CHUNG CỦA CÁC VI MẠCH LOGIC… 4

1 Phân loại các IC số… 4

2 Các đặc trưng… 4

III CÁC HỌ CỔNG LOGIC 10

1 Họ DDL (DIODE DIODE LOGIC) 11

2 Họ DTL (DIODE-TRANSISTOR LOGIC) 13

3 Họ TTL (TRANSISTOR-TRANSISTOR LOGIC) 13

a. Các đặc điểm của họ TTL chuẩn 14

b. Họ TTL cải tiến… 15

c. TTL với ngõ ra cực thu hở (OPEN COLLECTOR OUTPUT)… 17

d. Họ TTL ba trạng thái (TRISTATE)… 17

1 Họ RTL (RESISTOR-TRANSISTOR LOGIC) 18

2 Mạch logic MOS… 19

a. Họ CMOS 21

b. Cổng cơ bản NMOS… 26

1 Họ ECL (EMITTER COUPLED LOGIC) 27

CÁC HỌ VI MẠCH LOGIC CƠ BẢN

2 Tóm tắt đặc trưng của một vài họ cổng logic… 28

3 IC số… 29

a. Mức tích hợp… 30

b. Kí hiệu vỏ của IC số… 30

c. Một số IC thường gặp… 31

CÁC HỌ VI MẠCH LOGIC CƠ BẢN

Loại IC Các cổng căn bản Số các linh kiện

Tổ hợp quy mô nhỏ SSI Nhỏ hơn 12 Lên đến 99

Tổ hợp quy mô rất lớn VLSI Lớn hơn 1000 Lớn hơn 10000

2 Các đặc trưng:

a Tốc độ họat động , lệ thuộc vào thời gian trễ truyền đạt.

- Có hai loại thời trễ truyền: Thời trễ truyền từ thấp lên cao t và thời trễ

PLH

truyền từ cao xuống thấp t Hai giá trị này thường khác nhau Sự thay đổi

PHL

trạng thái được xác định ở tín hiệu ra Thí dụ tín hiệu qua một cổng đảo

- Tùy theo họ IC, thời trễ truyền thay đổi tử vài ns đến vài trăm ns Thời trễ truyền càng lớn thì tốc độ làm việc của IC càng nhỏ

b Tổn hao công suất (Power requirement ), xác định bởi tích số nguồn cung

cấp Vcc và dòng Icc (giá trị trung bình của dòng Icc mức 0 và mức 1), đơn vị mW

CÁC HỌ VI MẠCH LOGIC CƠ BẢN

PD (avg) = ICC (avg) VCC

c Chỉ số giá trị , xác định bởi tích số tốc độ và công suất

- Để đánh giá chất lượng IC, người ta dùng đại lượng tích số công suất-vận tốc đó là tích số công suất tiêu tán và thời trễ truyền Chỉ số giá trị (pJ) = thời gian trì hoãn truyền đạt (ns) x công suất (mW)

- Thí dụ họ IC có thời trễ truyền là 10 ns và công suất tiêu tán trung bình là

mà đạt được các giá trị theo ý muốn, dù sao trong quá trình phát triển của công nghệ chế tạo linh kiện điện tử trị số này luôn được cải thiện

d Hệ số tải , là số cổng có thể được vận hành bởi một cổng, hệ số tải càng

cao càng thuận lợi

- Điện áp đầu vào ở mức cao VIH (High level input voltage) : điện áp tối thiểu mà cổng có thể nhận biết mức 1

- Điện áp đầu vào ở mức thấp VIL (Low level input voltage) : điện áp tối đa

- Tín hiệu khi vào mạch logic được xem là mức 1 khi có trị >V (min) và

NH đều làm cho điện thế ngã vào rơi vào vùng bất định

và mạch không nhận ra được tín hiệu thuộc mức logic nào Tương tự cho trường hợp ngã ra ở mức thấp tín hiệu nhiễu có trị dương biên độ >V

NL sẽ đưa mạch vào trạng thái bất định

g Miền nhiệt độ họat động , từ 0-700C cho các ứng dụng tiêu dùng và công nghiệp, từ 550C – 1250C cho các mục đích quân sự.

h Logic cấp dòng và logic nhận dòng

- Một mạch logic thường gồm nhiều tầng kết nối với nhau Tầng cấp tín

hiệu gọi là tầng thúc và tầng nhận tín hiệu gọi là tầng tải Sự trao đổi dòng

điện giữa hai tầng thúc và tải thể hiện bởi logic cấp dòng và logic nhận dòng

Hình (a) cho thấy hoạt động gọi là cấp dòng: Khi ngã ra mạch logic 1 ở mức cao, nó cấp dòng I

IH cho ngã vào của mạch logic 2, vai trò như một tải nối mass Ngã ra cổng 1 như là một nguồn dòng cấp cho ngã vào cổng 2

Hình (b) cho thấy hoạt động gọi là nhận dòng: Khi ngã ra mạch logic 1 ở mức thấp, nó nhận dòng I từ ngã vào của mạch logic 2 xem như nối với nguồn

i Tính Schmitt Trigger

- Trong phần giới thiệu lề nhiễu, ta thấy còn một khoảng điện thế nằm giữa các ngưỡng logic, đây chính là khoảng điện thế ứng với transistor làm việc trong vùng tác động Khoảng cách này xác định lề nhiễu và có tác dụng làm giảm độ rộng sườn xung (tức làm cho đường dốc lên và dốc xuống của tín hiệu

ra dốc hơn) khi qua mạch Lề nhiễu càng lớn khi vùng chuyển tiếp của ngã vào càng nhỏ, tín hiệu ra thay đổi trạng thái trong một khoảng thời gian càng nhỏ nên sườn xung càng dốc Tuy nhiên vẫn còn một khoảng sườn xung nằm trong vùng chuyển tiếp nên tín hiệu ra không vuông hoàn toàn

- Để cải thiện hơn nữa dạng tín hiệu ngã ra, bảo đảm tính miễn nhiễu cao, người ta chế tạo các cổng có tính trễ điện thế, được gọi là cổng Schmitt Trigger (hình a)

Hình (b) mô tả mối quan hệ giữa V và V của một cổng đảo Schmitt

out in

Trigger

Ký hiệu các cổng Schmitt Trigger

j Yêu cầu về nguồn

k Tính đa dạng , khả năng tích hợp, giá thành, chế tạo, dễ phối hợp với vi

mạch công nghệ khác

1 HỌ DDL (DIODE DIODE LOGIC)

Là họ cổng logic do các diode bán dẫn tạo thành

Ưu điểm của họ DDL:

- Mạch điện đơn giản, dễ tạo ra các cổng AND, OR nhiều lối vào Ưu điểm này cho phép xâu dựng các ma trận Diode với nhiều ứng dụng khác nhau

- Tần số công tác có thể đạt cao bằng cách chọn các diode chuyển mạch nhanh

- Công suất tiêu thụ nhỏ

Nhược điểm

- Độ phòng vệ nhiễu thấp ( VRL lớn )

- Hệ số ghép tải nhỏ Để cải thiện độ phòng vệ nhiễu ta có thể ghép nối tiếp

ở mạch ra một diode Tuy nhiên, khi đó VRH cũng bị sụt đi 0,6V

Loại DTL sớm được thay thế bởi mạch TTL tức Transistor ở ngõ vào và

Transistor ở ngõ ra Ví dụ, cổng NAND TTL

Lưu ý: khi các ngõ vào A,B để hở (thả nổi ngõ vào) thì không có dòng

chảy ra ở A, B nên ngõ vào để hở giống như nối lên cao (logic 1)

Đầu ra TTL hoạt độ ng như bộ thu nhận dòng ở trạng thái thấp (Q4) và cung cấp dòng ở trạng thái cao (Q3)

Ngõ ra Y kéo lên Transistor nên được gọi là ngõ ra kéo lên tích cực (Active pull up) hay còn gọi là ngõ ra cột chạm (Totel pole) Với Q3 sẽ không

có dòng nào truyền qua

Rc khi ngõ ra ở mức thấp nên sẽ giảm bớt dòng tiêu hao trong mạch Trong khi kiểu kéo lên thụ động sẽ làm cho Q4 dẫn một dòng khá lớn khi ngõ ra ở mức thấp

Ưu điểm thứ hai của cấu hình Totem pole là khi Y ở trạng thái cao, Q3 có trở kháng đầu ra thấp nên rất thuận tiện nếu tải có tính dung C

Nhược điểm của cấu hình totem pole thể hiện trong giải đoạn chuyển tiếp

từ thấp lên cao Vì Q4 tắt chậm nên khi Q4 chưa tắt mà Q3 đã dẫn, thời gian này (vài ns) cả 2 transostor đều dẫn điện nên hút một dòng tương đối lớn

a CÁC ĐẶC ĐIỂM CỦA HỌ TTL CHUẨN

Các IC số họ TTL được sản xuất lần đầu tiên vào năm 1964 bởi hãng Texas Instrument Corporation của Mỹ, lấy số hiệu là 74XXXX & 54XXXX Loạt IC TTL chuẩn đầu tiên gọi là seri 54/74 Sự khác biệt giữa 2 họ 74XXXX

Các tính chất khác hoàn toàn giống nhau nếu chúng có cùng số

Trước số 74 thường có thêm ký hiệu để chỉ hãng sản xuất Thí dụ SN của hãng Texas, DM của National Semiconductor, S của Signetics

Ngoài ra trong quá trình phát triển, các thông số kỹ thuật (nhất là tích số công suất vận tốc) luôn được cải tiến và ta có các loạt khác nhau: 74 chuẩn, 74L (Low power), 74 H (High speed), 74S (Schottky), 74LS (Low power Schottky),

74AS (Advance Schottky), 74ALS (Advance Low power Schottky), 74F (Fast, Fair Child).

Ví dụ, cổng NOR sẽ có các mã số khác nhau DM7402, SN7402…

Khoảng nhiệt độ và điện thế nguồn

Seri 74 vận hành trong khoảng điện thế 4.75 đến 5.25 và nhiệt độ 0OC đến

70OC

Seri 54 chấp nhận điện thế nguồn trong khoảng 4.5 đến 5.5 và nhiệt độ -

55O đến 125OC

Mức điện thế của seri 74

Công suất tiêu hao bình quân một cổng khoảng 10mW

Thời gian trễ tiêu biểu tpLH=11ns và tpHL=7ns, trung bình 9ns

Đầu ra TTL chuẩn có thể kích thích 10 đầu vào TTL chuẩn

b HỌ TTL CẢI TIẾN

IIL (mA) -1.6 -2 -0.4 -0.5 -0.1 -0.6

- Loạt 74S: Các transistor trong mạch được mắc thêm một Diod Schottky giữa hai cực CB với mục đích giảm thời gian chuyển trạng thái của transistor do

đó làm giảm thời trễ truyền

- Loạt 74AS và 74ALS là cải tiến của 74S để làm giảm hơn nữa giá trị tích

số Công suất - Vận tốc

- Loạt 74F: Dùng kỹ thuật đặc biệt làm giảm diện dung ký sinh do đó cải thiện thời trễ truyền của cổng

Ví dụ, Xác định giới hạn nhiễu DC cho một IC 74LS so sánh với IC 74

Ví dụ, Một đầu ra 74ALS kích thích 3 đầu vào 74S và một đầu vào 74

được không

c TTL VỚI NGÕ RA CỰC THU HỞ (OPEN COLLECTOR OUTPUT)

Sơ đồ điển hình của NAND cực thu hở

Lưu ý: Mạch có cực thu để hở có thể được sử dụng như mạch Logic thông

thường bằng cách mắc thêm R thích hợp với tình trạng của tải

Các mạch RTL có đặc tính chung là cần dòng IB cho các BJT nên còn được gọi là mạch thu dòng (current sinking), vì vậy khi kết nối với các mạch khác cần phải lưu ý để thỏa mãn điều kiện này, nếu không mạch sẽ không làm việc

kỹ thuật của loại NMOS và PMOS có thể nói là giống nhau, trừ nguồn cấp điện

có chiều ngược với nhau do đó ta chỉ xét loại NMOS và CMOS

Các transistor MOS dùng trong IC số cũng chỉ hoạt động ở một trong 2 trạng thái: dẫn hoặc ngưng

Chuyển mạch MOSFET cơ bản

Mạch số dùng MOSFET được phân thành 3 nhóm: P-MOS, N-MOS và CMOS

Đặc điểm của logic MOS

- So với họ lưỡng cực thì N-MOS và P-MOS có tốc độ hoạt động chậm hơn, tiêu hao năng lượng ít hơn, giới hạn nhiễu hẹp hơn, khoảng điện thế nguồn nuôi lớn hơn, hệ số tải lớn hơn và đòi hỏi ít chỗ trên chip hơn

- Mức logic dành cho mạch MOS là V(0) ≈ 0V

- Với nguồn 5V, lề nhiễu khỏang 1,5V, rất lớn so với họ TTL

- Thời trễ truyền tương đối lớn, khỏang vài chục ns, do điện dung ký sinh ở ngã vào và tổng trở ra của transistor khá lớn

- Như đã nói ở trên, CMOS có cải thiện thời trễ truyền so với loại NMOS

và PMOS, tuy nhiên mật độ tích hợp của CMOS thì nhỏ hơn hai loại này Dù sao so với họ TTL thì mật độ tích hợp của họ MOS nói chung lớn hơn rất nhiều,

do đó họ MOS rất thích hợp để chế tạo dưới dạng LSI và VLSI

a HỌ CMOS

Cổng cơ bản CMOS

Họ CMOS sử dụng hai loại transistor kênh N và P với mục đích cải thiện tích số công suất vận tốc, mặc dù khả năng tích hợp thấp hơn loại N và P (H 3.30a), (H 3.30b) và (H 3.30c) là các cổng NOT, NAND và NOR họ CMOS

- Khi có 1 ngã vào nối xuống mức thấp, một trong 2 transistor T

= 0 khóa hở, khi A = 1, khóa đóng cho tín hiệu truyền qua theo 2 chiều.

- 74C : CMOS có cùng sơ đồ chân và chức năng với IC TTL nếu có cùng

số Thí dụ IC 74C74 là IC gồm 2 FF D tác động bởi cạnh xung đồng hồ giống như IC 7474 của TTL Hầu hết (nhưng không tất cả) các thông số của loạt 74C giống với 74 TTL nên ta có thể thay thế 2 loại này cho nhau được

- 74HC (High speed CMOS), 74HCT: Đây là loạt cải tiến của 74C, tốc độ giao hoán có thể so sánh với 74LS, riêng 74HCT thì hoàn toàn tương thích với TTL kể cả các mức logic Đây là loạt IC CMOS được dùng rộng rãi

- 74AC và 74ACT (Advance CMOS) cải tiến của 74 HC và HCT về mặt nhiễu bằng cách sắp xếp lại thứ tự các chân, do đó nó không tương thích với TTL về sơ đồ chân

CMOSThông số 4000B 74HC 74HCT 74AC 74ACT 74AHC 74AHCT

Lưu ý: không bao giờ được phép thả nổi các đầu vào CMOS không dùng

đến, tất cả đầu vào CMOS phải được nối hoặc với mức điện thế cố định (0 hoặc VDD) hoặc với đầu vào khác (Lý do đầu vào CMOS thả nổi rất nhạy với tạp âm nhiễu và tĩnh điện vốn có thể dễ dàng phân cực MOSFET ở trạng thái dẫn điện)

b Cổng cơ bản NMOS

Hình trên là các cổng NOT, NAND và NOR dùng NMOS

Bảng dưới sẽ cho thấy quan hệ giữa các điện thế của các ngã vào , ra cổng

ngưng, ngã ra lên cao.

Đó chính là kết quả của cổng NAND 2 ngã vào

Đó chính là kết quả của cổng NOR 2 ngã vào

6 HỌ ECL (EMITTER COUPLED LOGIC)

Là họ cổng logic có cực E của một số bán dẫn nối chung với nhau Họ mạch này cũng sử dụng cồng nghệ TTL, nhưng cấu trúc mạch có những điểm khác hẳn với họ TTL Ngaoif việc sử dụng hồi tiếp âm trên điện trở RE để chống bão hòa, mạch điện của họ ECL còn tận dụng được ưu điểm của mạch khuêch đại vi sai, nên tần số công tác họ này lại có điều kém hơn các họ khác

Cổng OR/NOR thuộc họ ELC

Vì diện thế ở trên hai cực C của Q4, Q5 là bù nhau, nên có thể lấy ra ở cực

E của Q7 chức năng OR và ở cực E của Q8 chức năng NOR Để măchj hoạt động theo logic mức âm, + VCC được nối mát, - VCC được nối tới âm nguồn Mức logic trong mạch được biến đổi từ giá trị L là – 1,75 v đến giá trị H là – 0,9

v so với điện thế mát

Khi muốn có mức logic ra là dương, ta đấu các cực E tới mát

7 TÓM TẮT ĐẶC TRƯNG CỦA MỘT VÀI HỌ CỔNG LOGIC

Để đánh giá tổng quát đặc trưng của từng họ cổng ta có thể so sánh một số tham số cơ bản của chúng như sau:

Công nghệ

CMOS cực cửa Silic

CMOS cực cửa kim loại

TTL tiêu chuẩn

TTL + LS

TTL + S

TTL + ALS

TTL + AS

P0 tỉnh

P0 tại 100KHz

2,5nW0,17mW

1 W0,1mW

10mW10mW

2mW2mW

19mW19mW

1mW1mW

8,5mW8,5mW

- Công nghệ CMOS cho SPP nhỏ nhất, nghĩa là ứng với tần số thấp, công suất tiêu thụ của họ này là bé nhất Ngày nay, công nghệ CMOS đã đạt được thười gian trễ truyền lan chỉ khoảng dưới 10ns

- Luôn luôn tồn tại mâu thuẫn giữa các tham số với nhau, đặc biệt là giữa công suất tiêu thụ và tần số công tác Nói chung muốn tăng tần số công tác thì phải chịu thiệt về công suất Đối với họ CMOS, trễ truyền lan phụ thuộc nhiều vào VCC, khi tăng giá trị nguồn nuôi, thời gian trễ sẽ giảm xuống

- ECL là họ có thời gian trễ truyền lan nhỏ (1ns) Tuy nhiên, công suất tiêuthụ lớn, nguồn trái cực ( - 5,2 ) nên gây phức tạp trong ứng dụng

8 IC số

IC là viết tắt của hai chứ tiếng Anh “Integrated Circuit”, có nghĩa là mạch tích hợp Mạch tích hợp là mạch điện được tạp thành bằng cách vận dụng các

công nghệ khác nhau để cấy ghép nhiều bán dẫn lên một Chip Ngày nay, người

ta có thể cấy hàng triệu bán dẫn lên một chip

a Mức tích hợp

Mức tích hợp được tính theo số cổng logic chức năng trên một chip Người

ta phân ra mấy mức sau:

- SSI (Small Scale Integration) là mức tích hợp bé, với số cổng / chip 10

- MSI (Medium Scale Integration) là mức tích hợp vừa, với 10 < số cổng / chip 100

- LSI (Large Scale Integration) là mức tích hợp lớn, với 100 < số cổng / chip 1000

74 xxx- 14xxx- 1xxx- Mỗi dấu “-“ thay cho một chữ cái, 2

chữ cái đầu là tên của hãng sản xuất, 4xx-

2 chữ cái giữa chỉ rõ đặc điểm cấu 74HCxxx- trúc và tính năng, chữ cái cuối chỉ ra

Số cổng / chip

Số lối vào / cổng