Slide bài giảng kỹ thuật số

+Hệ thống số-Hệ thống số là một kết hợp của các thiết bị được thiết kế để làm việc với các đại lượng vật lý được miêu tả dưới dạng số.. +Mạch sốra nằm trong khoảng logic 0 hoặc logic 1

Kỹ Thuật Số

„

Chương 1: Một số khái niệm mở đầu

 „ Chương 7: Bộ đếm và thanh ghi

 „ Chương 8: Đặc điểm của các IC số

 „ Chương 9: Các mạch số thường gặp

 „ Chương 10: Kết nối với mạch tương tự

 „ Chương 11: Thiết bị nhớ

Chương 1

Một số khái niệm

mở đầu

Mô tả số học

thay đổi một cách liên tục

 „ Tín hiệu digital (số) là tín hiệu có giá trị thay đổi theo những bước rời rạc.

 „ Digital == Rời rạc (step by step)

+Tín hiệu analog và digital

Tín hiệu Analog Tín hiệu Digital

+Hệ thống số

-Hệ thống số là một kết hợp của các thiết bị được thiết kế để làm việc với các đại lượng vật

lý được miêu tả dưới dạng số.

-Ví dụ: máy vi tính, máy tính tay, các thiết bị audio/video số, điện thoại số, truyền hình kỹ thuật số…

 „ Nhìn chung, hệ thống số dễ thiết kế.

 „ Độ chính xác cao Có thể lập trình hoạt „

động của hệ thống.

trong một IC.

+Hạn chế của kỹ thuật số

-Trong thực tế phần lớn các đại lượng là analog.

Để xử lý tín hiệu analog, hệ thống cần thực

„

hiện theo ba bước sau: „

 Biến đổi tín hiệu analog ngõ vào thành tín hiệu số (analog-to-digital converter, ADC)

 „ Xử lý thông tin số

hiệu analog (digital-to-analog converter,DAC)

+Giá trị điện áp trong Digital

 „ Binary 1: Điện áp từ 2V đến 5V „

 Binary 0: Điện áp từ 0V đến 0.8V

 „ Not used: Điện áp từ 0.8V đến 2V, vùng này

có thể gây ra lỗi trong mạch số.

+Mạch số

ra nằm trong khoảng logic 0 hoặc logic 1 „

Một mạch số làm việc với các giá trị ngõ vào là logic 0 hoặc 1 mà không quan tâm đến giá trị điện áp thực tế.

quy luật logic nhất định.

*Phần lớn các mạch số được tích hợp trongIC.

Chương 2

Hệ thống số

có các hệ thống số sau đây : Binary, Octal, Decimal, Hexa- decimal.

Hệ thống số Cơ số Các ký tự trong hệ thống số

Decimal 10 0, 1, 2, 3, 4, 5, 6, 7, 8 , 9 Binary 2 0, 1

1.1 Hệ thống số thập phân (Cơ số r = 10)

-Hệ thống số thập phân có phân bố các trọng số như sau:

400+0+7+0,6+0,02+0,005 =407,625

1.2/ Hệ thống số nhị phân (Cơ số r=2)

trọng số như sau:

4+0+1+0+0,25+0,125 =5,375

„ Ví dụ: phân tích số nhị phân 1011.101 2

1 0 1 1 1 0 1

Most significant bit (MSB)

Least significant bit (LSB)

Dấu phân số

3

2 22 21 20 2−1 2−2 2−3

1.3./Số thập lục phân (Hexadecimal) (Cơ số r = 16)

Hệ thống số nhị phân có phân bố các trọng số như sau:

2./Chuyển đổi cơ số

a./Từ thập phân sang nhị phân

b./Từ thập phân sang thập lục phân

c./Từ nhị phân sang thập lục phân

d./Từ thập lục phân sang nhị phân

1.2./Số nhị phân (Binary)

a./Các tính chất của số phân

b./Mã led 7 đoạn

1.3/Phép cộng nhị phân

-Cộng hai bit nhị phân

 Ví dụ

11 (3) 11.011 (3.375) + 110 (6) +10.110 (2.750)

1110

10011010

1.5/Số nhị phân có dấu

-Trong trường hợp cần thể hiện dấu, số nhị phân sử dụng 1 bit để xác định dấu.Bit này thường ở vị trí đầu tiên

+ Bit dấu bằng 0 xác định số dương.

+Bit dấu bằng 1 xác định số âm.

1.6/ Mã BCD (Binary coded decimal)

- Mỗi chữ số trong một số thập phân được „

miêu tả bằng giá trị nhị phân tương ứng Mỗi chữ số thập phân sẽ được miêu tả bằng 4 bit nhị phân.

0000 0001 0010 0011 0100 0101 0111 1000 1001

Chương 3

Các cổng logic và

Đại số Boolean

I./Hằng số Boolean và biến

- Khác với các đại số khác, các hằng và biến trong đại

số Boolean chỉ có hai giá trị: 0 và 1

-Trong đại số Boolean không có: phân số, số âm, lũy

+ Giá trị 0 và 1 trong đại số Boolean mang ý nghĩa miêu tả các trạng thái hay mức logic

1.1/Bảng chân trị

-Bảng chân trị miêu tả mối quan hệ giữa giá trị các ngõ vào và ngõ ra.

Ví dụ:

II/Cổng OR

+Biểu thức Boolean của cổng OR

x = A + B

+Ngõ ra ở trạng thái tích cực khi ít nhất một ngõ vào ở trạng thái tích cực.

1.3/IC cổng OR 74LS32

+Cổng OR có thể có nhiều hơn2 ngõ vào.

Ví dụ: Cổng OR được sử dụng trong một hệ thống báo động

Ví dụ : Biểu đồ thời gian cho cổng OR.

III/Cổng AND

-Biểu thức Boolean của cổng AND

x = A * B

vào ở trạng thái tích cực.

3.1/cổng AND 74LS08

+Cổng AND có thể có nhiều hơn 2 ngõ vào.

Ví dụ : Biểu đồ thời gian cho cổng AND.

+Mạch Enable/Disable

Cổng AND được sử dụng làm một mạch khóa đơn giản

IV./Cổng NOT

thức Boolean của cổng NOT

4.1/IC cổng NOT 74LS04

Ví dụ: Ngõ ra của cổng NOT xác định trạng „

thái của nút nhấn.

*Miêu tả đại số mạch logic

-Bất kỳ mạch logic nào cũng có thể được xây

Ví dụ :

+Thiết lập bảng chân trị

Ví dụ hãy thiết lập bảng chân trị từ sơ đồ mạch logic sau đây

ra của các cổng AND

V./Cổng NOR

-Biểu thức Boolean của cổng NOR

X = + A B

5.1/IC cổng NOR 74LS02

+Biểu đồ thời gian cho cổng NOR.

VI./Cổng NAND

Biểu thức Boolean của cổng NAND

*

6.1/ IC cổng NAND 74LS00

+Biểu đồ thời gian cho cổng NAND.

VII./ Cổng XOR

-Với cổng XOR nhiều ngõ vào thì ngõ ra là một nếu tổng số bit 1 ở ngõ vào là lẻ

VIII./Cổng XNOR

-Với cổng XNOR nhiều ngõ vào thì ngõ ra là một nếu tổng số bit 1 ở ngõ vào là chẵn

VII./Các định lý cơ bản trong đại số Boolean 7.1/ Các định lý đơn biến

7.2/ Các định lý nhiều biến

7.2/ Các định lý nhiều biến

*Một số công thức thường dùng

VIII./ Định lý DeMORGAN

*Áp dụng định lý DeMORGAN

*Miêu tả cổng Logic

„ -Khi một ngõ vào hay ngõ ra trên cổng logic có

ký hiệu vòng tròn thì ngõ vào hay ngõ ra đó được gọi là tích cực mức thấp

-Trường hợp ngược lại, không có vòng tròn, thì

„

gọi là tích cực mức cao.

Chương 4

Mạch logic „

I./Biểu diễn bằng biểu thức đại số

 „ Một hàm logic n biến bất kỳ luôn có thể biểu diễn dưới dạng: Tổng của các tích ( „ Chuẩn tắc tuyển - CTT): là dạng tổng của nhiều thành phần

mà mỗi thành phần là tích của đầy đủ n biến.

 „ Tích của các tổng ( Chuẩn tắc hội – CTH): là dạng tích của nhiều thành phần mà mỗi thành phần là tổng của đầy đủ n biến.

Ví dụ:

1.1/ Rút gọn mạch logic

-Làm cho biểu thức logic đơn giản nhất và do vậy mạch logic sử dụng ít cổng logic nhất Hai mạch sau đây là tương đương nhau

 „Phưong pháp bìa Karnaugh : sử dụng bìaKarnuagh để rút gọn biểu thức logic

1.2/ Phương pháp biến đổi đại số

-Hãy thiết kế một mạch logic có:

 Một ngõ ra „

mức cao

* Trình tự thiết kế

 „ Bước 1 : Thiết lập bảng chân trị.

Bước 2 : Thiết lập phương trình từ bảng chân trị.

Bước 3 : Rút gọn biểu thức logic

Bước 4 : Vẽ mạch logic ứng với biểu thức logic vừa rút gọn

X = BC + AC + AB

1.3/Bìa Karnaugh

 Giống như bảng chân trị, bìa Karnaugh là một cách để thể hiện mối quan hệ giữa các mức logic ngõ vào và ngõ ra Bìa Karnaugh là một phương pháp được sử dụng để đơn giản biểu thức logic.

 „ Phương pháp này dễ thực hiện hơn phương pháp đại số Bìa Karnaugh có thể thực hiện với bất kỳ số ngõ vào nào, nhưng trong chương trình chỉ khảo sát số ngõ vào nhỏ hơn 6.

-Một ví dụ tương ứng giữa bảng chân trị và bìa Karnaugh

*Xác định giá trị các ô

*Nhóm các ô kề nhau

 Nhóm 2 ô “1” kề nhau, loại ra biến xuất hiện ở cả hai trạng thái bù và không bù.

 Nhóm 4 ô “1” kề nhau, loại ra 2 biến xuất hiện ở

cả hai trạng thái bù và không bù.

 Nhóm 8 ô “1” kề nhau, loại ra 3 biến xuất hiện ở

cả hai trạng thái bù và không bù.

Ví dụ về 2 ô kế cận nhau:

Ví dụ về 4 ô kế cận nhau

Ví dụ về 4 ô kế cận nhau

Ví dụ về 8 ô kế cận nhau

*K-map 2 biến: nhóm 4

*K-map 3 biến

*K-map 3 biến: nhóm 2

*K-map 3 biến: nhóm 4

*K-map 3 biến: nhóm 8

K-map 4 biến: nhóm 2

*K-map 4 biến: nhóm 4

*K-map 4 biến: nhóm 4

*K-map 4 biến: nhóm 8

A./ Rút gọn bằng bìa Karnaugh

 „ Bước 3: Làm lại bước2 cho đến khi tất cả các

ô logic 1 đều được sử dụng.

2n

 Bước 4: Xác định kết quả theo các quy tắc: „

Mỗi nhóm sẽ là một tích của các biến.

Kết quả là tổng của các tích ở trên.

„

Ví dụ:

Ví dụ :

Ví dụ:

**Trường hợp hàm Boole tùy định(don’t care)

Hàm Boole n biến có thể không được định nghĩa hết tất cả 2n tổ hợp của n biến phụ thuộc.Khi đó tại các tổ hợp không phụ thuộc này hàm boole sẽ nhận giá trị tùy định(don’t care), nghĩa là hàm Boole có thể nhận giá trị 0 hoặc là 1

1.3.2./Trường hợp rút ngọn Boole có tùy định

Thì ta có thể coi các ô tùy định là ô_1 hay là ô_0 sao cho có lợi khi liên kết

Ví dụ: Rút ngọn hàm

 F1(A, B, C, D) = S (1, 3, 5, 12, 13, 14, 15) + d (7, 8, 9)

II./Thực hiện hàm Boole bằng cổng logic

a./Cấu trúc cổng AND_OR

Cấu trúc AND_OR là sơ đồ logic thực hiện cho hàm Boole biểu diễn theo dạng tổng các tích

b./Cấu trúc cổng OR_AND

Cấu trúc OR_AND là sơ đồ logic thực hiện cho hàm Boole biểu diễn theo dạng tích các tổng

c./ Cấu trúc cổng AND_OR_inverter(AOI)

Cấu trúc AOI là sơ đồ logic thực hiện cho hàm Boole biểu diễn theo dạng bù (inverter=NOT)của tổng các tích

d./ Cấu trúc cổng OR_AND_inverter(AOI)

Cấu trúc AOI là sơ đồ logic thực hiện cho hàm Boole biểu diễn theo dạng bù

(inverter=NOT)của tích các tổng.

e./Cấu trúc toàn cổng NAND

-Cấu trúc NAND là sơ đồ logic thực hiện cho hàm boole có biểu thức là dạng bù của 1 số hạng tích -Dùng định lý Morgan để biến đổi tổng thành tích

Ví dụ:

-Trong thực tế người ta chỉ sự dụng một cổng NAND 2 ngõ vào,Khi đó ta phải biến đổi biểu thức sao cho chỉ có 1 dạng bù trên 1 số hạng tích chỉ có

2 biến

f./Cấu trúc toàn cổng NOR -Cấu trúc NOR là sơ đồ logic thực hiện cho hàm boole có biểu thức là dạng bù của 1 số hạng tổng

Ví dụ (biến đổi tích về tổng)

Chương 5

Flip-Flop

(Hệ Tuần Tự & Hệ Tổ Hợp)

*Mạch số được chia làm hai phần chính -Mạch tuần tự (Sequential circuit)

-Mạch tổ hợp (Combinational circuit)

a./Mạch hệ tuần tự.

Hệ tuần tự là hệ mà ngõ ra không chỉ phụ thuộc vào các ngõ vào mà còn phụ thuộc vào một số ngõ ra được hồi tiếp trở thành ngõ vào thông qua phần tử nhớ

Phần tử nhớ thường sử dụng là các Flipflop

*Hệ tuần tự được chia làm hai loại:

-Hệ tuần tự đồng bộ (Synchronous) -Hệ tự bất đồng bộ (Asynchronous)

b./Mạch hệ tổ hợp.

Hệ tổ hợp là các ngõ ra chỉ phụ thược vào các ngõ vào.Mọi sự thay đổi ngõ vào sẽ làm ngõ ra thay

đổi

*Các bước thiết kế bài toán tổ hợp -Phát biểu bài toán

Bảng giá trị

 Sơ đồ mạch logic

I./FlipFLop

1./Mạch chốt RS và FF RS

-Mạch có 2 ngõ vào là R và S và 2 ngõ ra Q và Q đảo.Trong đó hai ngõ ra bao giờ cũng bù nhau.

2./Cấu tạo mạch chốt RS

Được cấu tạo từ 2 cổng NAND có hồi tiếp chéo.Hai ngõ vào được gọi là S (viết tắt cho set) và

R (viết tắt cho reset).

* Không đổi :so với trạng thái trước đó.

**Ứng dụng mạch chốt Mạch chống dội

Ví dụ:

-Dao động tạo sóng vuông

3./Flip Flop RS (FF RS)

Thành phần nhớ phổ biến nhất là các FLipFLop (FF), FF được cấu tạo từ những cổng logic đơn giản.

-Ký hiệu tổng quát của một FF

*Đồng bộ và bất đồng bộ

-Đồng bộ (Synchronnously) :Ngõ ra chỉ thay đổi tại những thời điểm có cạnh xung clock (đồng

bộ với cạnh xung clock)

-Bất đồng bộ (Asynchronously): trạng thái ngõ ra thái ngõ ra sẽ thay đổi khi có bất kỳ thay đổi ở ngõ vào.

*FF và xung clock

-Trong các FF có ngõ vào xung Clock (CLK)

FF RS

-Dạng sóng và bảng trạng thái

-Dạng sóng và bảng trạng thái

-Dạng sóng và bảng trạng thái

*Xung CLK của đồng hồ

So sánh bảng trạng thái

FF RS FF ????

Điểm khác nhau giữa hai bảng trạng thái??

Dạng sóng và bảng giá trị

Dạng sóng và bảng giá trị

Dạng sóng và bảng giá trị

theo đúng như cách mà S R đã làm trừ 1 điểm là khi J = K = 1 thì trạng thái cấm được chuyển thành trạng thái ngược lại ( với J = K = 0 ) Nó còn gọi là chế độ lật của hoạt động

- Từ dạng sóng có thể thấy rằng ngõ ra FF không bị ảnh hưởng bởi sườn xuống của xung CK, các đầu vào J K cũng không có tác động trừ khi xảy ra tác động lên của CK

Cấu tạo FF JK

-FF JK bổ sung thêm trạng thái cấm cho FF RS (tránh trạng thái cấm)

*Ứng dụng FF JK

-Bộ chia tần số

-Để 1 FF JK ở chế độ chờ lật (J = K = 1) Nếu xung vuông tần số f được đưa tới chân Ck của FF này thì ở mỗi cạnh lên của xung Ck, ngõ ra Q sẽ lật trạng thái và phải chờ đến cạnh xuống CK tiếp

ra cũng là 1 xung vuông với tần số chỉ còn một nửa của sóng vào ngõ ck Ta nói rằng tín hiệu đã được chia đôi tần số Nếu mắc thêm 1 FF thứ 2 lấy xung CK từ ngõ ra Q của FF thứ 1 thì tương

tự sóng ra sẽ có tần số còn 1 nửa của sóng ra ở tầng FF đầu hay bằng ¼ tần số của sóng đưa vào

FF thứ nhất

-Bộ đếm

Một ứng dụng rất quan trọng của FF là đếm, đếm là khả năng nhớ được số xung đầu vào

5./ FF D

-FF D có một ngõ vào nên rất thuận tiện cho việc sử dụng

*Cấu tạo :khi nối hai ngõ vào của FF RS (hoặc

FF JK) với một ngõ vào (ngõ vào D – viết tắt của Data or Delay) ta được FF D

-Hoạt động logic?????

-Ngõ ra có cùng logic ngõ vào mỗi khi có cạnh xung CK tác động cạnh lên (Cạnh lên hay cạnh xuống phụ thuộc vào FF)

*Sơ đồ hoạt động FF D

(điều kiện- cạnh xung CK đi lên)

-Nếu D=0 (màu xanh =0, màu đỏ bằng=1)

-Nếu D=1 (màu xanh =0, màu đỏ bằng=1)

*Ứng dụng:

-FF D thường là nơi để chuyển dữ liệu từ ngõ vào D đến ngõ ra Q để cung cấp dữ liệu cho mạch tiếp theo như mạch cộng, ghi dịch… (viết tắt D- Data).

-Dữ liệu ngõ vào D phải chờ một khoảng thời gian khi xung ck kích thì mới đưa dữ liệu ra ngõ ra Q, do đó FF D còn được xem như mạch trì hoãn, (Viết tắt D-Delay).

6./FF T

-Khi nối chung hai ngõ vào JK ta được FF T như hình sau

-bảng trạng thái

Ngõ ra sẽ bị lật lại trạng thái ban đầu khi ngõ vào T tác động và có cạnh sườn lên hay xuống của xung CK

FF T chính là để tạo mạch đếm chia 2, ngõ ra

Q sẽ lật lại trạng thái mỗi lần Ck xuống hay

lên.Tần số xung ngõ ra chỉ còn bằng ½ tần số

xung ngõ vào Ck

6.2/Ngõ vào không đồng bộ

đồng bộ bởi vì ảnh hưởng của chúng đồng bộ với xung clock.

với những ngõ vào đồng bộ, chúng có thể set (1) hoặc clear (0) Flip-Flop vào bất kỳ thời

điểm nào.

6.3/Thanh ghi dịch

Trong trường hợp này dữ liệu sẽ được truyền nối tiếp.

6.4/ Truyền data giữa hai thanh ghi

6.5/Chia tần số

Chương 6

Mạch số học

I./ Mạch số học

-ALU (arithmetic/logic unit) sẽ lấy data từ trong bộ nhớ để thực thi những lệnh theo control unit

Ví dụ quá trình một lệnh được thực thi:

-Đơn vị điều khiển ra lênh cộng một số được chỉ định trong bộ nhớ với số có trong thanh ghi accumulator

-Số cộng được truyền từ bộ nhớ đến thanh ghi B

1.1/ Bộ cộng nhị phân song song

-A, B là giá trị cần cộng C là giá trị nhớ S là kết quả của phép cộng

1.2/Quá trình xử lý phép cộng

Ví dụ : Giải thích hoạt động của mạch sau

Giải: +IC bộ cộng

-IC 74HC283 là IC bộ cộng song song 4 bit

- A và B là hai số 4 bit „

-C0 là số nhớ ngõ vào, C4 là số nhớ ngõ ra

*Ta có thể nối tiếp hai bộ cộng 4 bit để tạo ra một

bộ cộng 8 bit

+Bộ cộng BCD

Có thêm phần mạch để xử lý trường hợp tổng lớn hơn 9

X=S4+S3(S2+S1)

1.3/Bộ cộng BCD nối tiếp

IC ALU

Chương 7

Bộ đếm và thanh ghi

I./Bộ đếm không đồng bộ

+Xét bộ đếm 4 bit ở hình (bên dưới)

- Xung clock chỉ được đưa đến FF A, ngõ vào „

J, K của tất cả các FF đều ở mức logic 1.

-Ngõ ra của FF sau được nối đến ngõ vào CLK của FF trước nó Ngõ ra D, C, B, A là một số „

nhị phân 4 bit với

-D là bit có trọng số cao nhất.

- Đây là bộ đếm không đồng bộ vì trạng thái của các FF không thay đổi cùng với xung clock.

Hình Bộ đếm 4 bit

1.1/ Quy ước về trọng số

thường chạy từ trái sang phải.

-Trong chương này, nhiều mạch điện có dòng tín hiệu chạy từ phải sang trái Ví dụ, trong „

hình 7-1:

- Flip-Flop A: LSB

-Flip-Flop D: MSB

Ví dụ:

-Một bộ đếm được sử dụng để đếm sản phẩm chạy qua một băng tải Mỗi sản phẩm đi qua băng chuyền, bộ cảm biến sẽ tại ra một xung

Bộ đếm có khả năng đếm được 1000 sản phẩm Hỏi ít nhất phải có bao nhiêu Flip-Flop trong bộ đếm?

 „ Trả lời: 1000 ≤ = 1024 Phải có 10 FF 210