Thiết kế và thi công hệ thống dữ liệu phát thanh RDS

Thiết kế và thi công hệ thống dữ liệu phát thanh RDS Thiết kế và thi công hệ thống dữ liệu phát thanh RDS Thiết kế và thi công hệ thống dữ liệu phát thanh RDS Thiết kế và thi công hệ thống dữ liệu phát thanh RDS Thiết kế và thi công hệ thống dữ liệu phát thanh RDS Thiết kế và thi công hệ thống dữ liệu phát thanh RDS Thiết kế và thi công hệ thống dữ liệu phát thanh RDS Thiết kế và thi công hệ thống dữ liệu phát thanh RDS Thiết kế và thi công hệ thống dữ liệu phát thanh RDS

Mục lục MỤC LỤC Mục lục TỪ VIẾT TẮT - THUẬT NGỮ FM: Frequency Modulation (Điều chế tần số) VHF: Very High Frequency (Mức tần số cao) NF: Network Follow RDS: Radio Data System (Hệ thống liệu radio) RBDS: Radio Broadcast Data System (Hệ thống liệu phát radio) PS: Programme Service (Tên dịch vụ chương trình) PI: Programne Identification code (Mã nhận dạng chương trình) DI: Decoder Identification code (Mã nhận dạng chức năng) PTY: Programme Type Code (Mã kiểu chương trình) TP: Traffic Program Identification code (Mã nhận dạng chương trình phương tiện) TA: Traffic Anouncement code (Mã thông báo trạm) M/S: Music-Speech switch code (Mã chuyển âm nhạc/ tiếng nói) CRC: Cyclic redundancy check (Mã kiểm tra lỗi) ARI: Autofahrer-Rundfunk-Information System hệ thống có mặt thông tin kênh truyền băng tần FM ứng dụng mạng FM ARD Đức từ năm 1974, phát triển IRT Blaupunkt, ARI hệ thống tiền nhiệm RDS lỗi thời Cross Talk (Nhiễu xuyên âm): Loại nhiễu xuất hai nhiều đường tín hiệu bị nhiễu sang gây tượng tín hiệu đường truyền lại trở thành nhiễu đường truyền ngược lại GIỚI THIỆU Hệ thống liệu phát (RDS) trạm phát liệu cho phép cung cấp thêm thông tin kênh truyền cho kênh dãy tần FM VHF, thông tin liệu tín hiệu cảnh báo, tín hiệu điều khiển thông tin văn kèm theo Có nhiều ứng dụng RDS hai ứng dụng sử dụng nhiều Mục lục giới tự động chuyển tần số kênh phát văn tên kênh truyền Để tránh tượng giao thoa vùng lãnh thổ tiếp giáp, ta phải sử dụng tần số khác Hệ thống RDS hỗ trợ NF cho phép máy thu radio tự động chuyển tần số với kênh qua vùng tiếp giáp dựa vào độ mạnh tín hiệu RDS sử dụng Sub-carrier FM để truyền dòng thông tin Đó đặc điểm bật so với hệ thống radio truyền thống Hệ thống RDS áp dụng hầu châu Âu, Hoa kỳ vài vùng lãnh thổ khác giới với 50 triệu thiết bị sử dụng ngày cải tiến Việc thương mại hóa RDS đắt yêu cầu PC chuyên dụng sử dụng PC khiến hệ thống thêm phức tạp, nhiên xây dựng mã hóa RDS đơn giản cách sử dụng linh kiện điện tử lập trình vi xử lý Đề tài thực việc thiết kế trình nhập, mã hóa, phát ký tự văn để nhận biết tên kênh truyền, đồng thời cho phép tự động dịch tần số kênh qua vùng tiếp giáp Ví dụ: Hai trạm phát phường Hòa Khánh đặt hai nơi phát tần số 103.4Khz, 103.7Khz nhập tên [HOAKHANH] qua phím nhấn RDS, máy thu radio chuẩn RDS hiểu thị tên [HOAKHANH] hình đồng thời qua vùng tiếp giáp hai trạm máy thu tự động dịch qua thu tín hiệu trạm Đồ án thực thiết kế toàn bộ mã hóa, đường liệu, nhúng thông tin vào vi xử lý, thông tin nhúng vào sử dụng vi xử lý thông dụng PIC16F877A đạt yêu cầu để sử dụng cho mã hóa RDS việc mô thực Proteus Ares Lập trình phần mềm MPLAB IDE PICC Chương 1: Các lớp vật lý hệ thống RDS CHƯƠNG CÁC THÔNG SỐ VẬT LÝ CỦA HỆ THỐNG RDS 1.1 Giới thiệu chương Chuẩn RDS giới thiệu lần để phục vụ cho việc xử lý tín hiệu cho mã hóa RDS (ở nước Châu Âu), chuẩn RBDS phiên khác với tên gọi khác RDS cải biên để phù hợp với yêu cầu Bắc Mỹ Hệ thống RDS ứng dụng trạm phát sóng VHF/FM khoảng tần từ 87.5MHz tới 108.0 MHz mang thông tin cho chương trình stereo (đa âm) mono (đơn âm) Chương trình bày chuẩn vật lý, nguyên lý cốt lõi chuẩn hệ thống RDS: + Tần số sóng mang + Pha sóng mang + Mức Sub-carrier + Phương pháp điều chế + Tần số clock tốc độ liệu + Mã hóa vi sai + Điều chế lập khuôn kênh liệu 1.2 Tần số sóng mang Trong chương trình phát sóng âm stereo, Sub-carrier khóa hài điều hòa thứ ba 19 kHz (pilot-tone) Sai số tối đa cho phép 19 kHz ± 2Hz, dung sai tần số Sub-carrier phát sóng stereo ± Hz Trong chương trình phát sóng mono (đơn âm) tần số Sub-carrier 57 kHz ± Hz 1.3 Pha sóng mang Trong chương trình phát sóng FM, Sub-carrier khóa pha vuông pha với tần số điều hòa thứ ba 19kHz (pilot-tone) Sai pha cho phép khoảng ± 10°, đo đầu vào điều chế máy phát FM Hình 1.1 cho thấy dãy phổ tín hiệu FM, Hình 1.2 sơ đồ khối mã hóa RDS đầu phát, Hình 1.3 sơ đồ khối thu RDS Chương 1: Các lớp vật lý hệ thống RDS Hình 1.1: Phổ tần FM Hình 1.2: Sơ đồ khối mã hóa RDS Chương 1: Các lớp vật lý hệ thống RDS Hình 1.3: Sơ đồ khối giải mã RDS 1.4 Mức Sub-carrier Giới hạn cho phép sai lệch tần số sóng mang FM để sóng mang điều chế từ ±1kHz tới ±7kHz, sai lệch để hệ thống hoạt động tốt thường khoảng ±2kHz Các giải mã hay giải điều chế phải hoạt động tốt độ lệch Subcarrier thay đổi giới hạn thời gian không bé 10ms Sai lệch tối đa cho phép tổng hợp tín hiệu đa kênh ±75 kHz 1.5 Phương pháp điều chế Sub-carrier điều chế biên độ cách lập khuôn liệu kết hợp tín hiệu mã hóa song pha (bi-phase), triệt sóng mang Phương pháp điều chế ứng dụng từ phương pháp khóa dịch (BPSK) với độ lệch phase ±90o 1.6 Tần số clock tốc độ liệu Tần số clock xác định cách chia tần số sub-carrier (57kHz) phát cho 48 Chương 1: Các lớp vật lý hệ thống RDS Do tốc độ liệu (Data rate) hệ thống 1187.5 bit/s ± 0.125 bit/s 1.7 Mã hóa vi sai Dữ liệu nguồn máy phát mã hóa vi sai dựa vào kết sau: Đầu trước ( ti-1) 0 1 Đầu vào (ti) 1 Đầu (ti) 1 Bảng 1.1: Mã hóa vi sai Trong ti hàm thời gian, ti-1 thời gian mà thông điệp liệu clock chu kì trước t nơi tần số thông điệp liệu clock 1187.5 Hz Do đầu vào mức 0, đầu trì mức không đổi so với bit đầu trước đó, đầu vào 1, bit đầu bù cho bit đầu trước Tại máy thu liệu phải giải mã với quy trình ngược lại mô tả bảng sau: Đầu vào trước đó( ti-1) 0 1 Đầu vào (ti) 1 Bảng 1.2: Giải mã vi sai Đầu (ti) 1 1.8 Điều chế lập khuôn kênh liệu Công suất tín hiệu liệu vùng tần số Sub-carrier 57kHz tối thiểu cách mã hóa bit liệu nguồn thành ký hiệu song pha (bi-phase) Điều thực để tránh tượng cross talk vòng khóa phase (PLL) đạt yêu cầu tương thích với hệ thống ARI trước Nguyên lý trình mô tả chi tiết hình 1.2 Mỗi bit nguồn định nghĩa cặp tín hiệu xung đơn vị sau: Chương 1: Các lớp vật lý hệ thống RDS e(t) mức logic nguồn: e(t) = δ(t) – δ(t-td/2) Và mức logic cho bởi: e(t) = δ(t) + δ(t-td/2) Các cặp xung lập khuôn (shaped) lọc H T(f), để đạt yêu cầu phổ băng tần: HT(f) = Với td = s Các lọc lập khuôn phổ liệu cân số lượng máy phát thu (để đạt hiệu suất tối ưu có diện tiếng ồn) đó, cách lý tưởng, lọc liệu máy thu phải nhận dạng với thông số sử dụng máy phát (được nêu trên) Nhìn chung phổ kênh liệu lập khuôn H o(f) đạt 100% dạng sóng cosin Các đáp ứng lọc thông thấp máy phát máy thu định nghĩa phương trình HT trên, việc lập khuôn phổ kênh liệu mô tả hình 1.5 Phổ tín hiệu liệu radio mã hóa song pha máy phát biểu diễn hình 1.6 hàm theo thời gian tín hiệu song pha (ở máy phát) mô tả hình 1.7 Dạng sóng tín hiệu liệu radio tần số 57kHz đầu thiết bị nguồn liệu radio biễu diễn hình 1.7 Chương 1: Các lớp vật lý hệ thống RDS Hình 1.4: Đáp ứng biên độ lọc lập khuôn liệu máy phát máy thu Hình 1.5: Đáp ứng biên độ sau kết hợp lọc lập khuôn liệu máy phát máy thu Chương 1: Các lớp vật lý hệ thống RDS Hình 1.6 : Tín hiệu liệu radio mã hóa song pha (bi-phase) Ký hiệu phát bit liệu mức Ký hiệu phát bit liệu mức Chu kì xung liệu (clock data) : td = giây 10 Chương 4: Thiết kế khối mã hóa RDS Phương pháp yêu cầu số linh kiện nhiều phức tạp Do thay cách đơn giản thông qua vi xử lý, có vấn đề đặt cần chia số 26 bit số 10 bit vi xử lý bit Modulo tính CRC : Xét ví dụ sau : Đại lượng bị chia liệu chứa ghi bit (thông điệp), số bit cộng thông điệp số bit checksum (4 bit), số chia bit (đa thức G 10011) Việc chia thực sau: - Coi thương số thông điệp (có trọng số cao bit 1), điền bit vào - bit có trọng số cao thương số (quotient) Tiếp tục XOR bit thông điệp có trọng số cao thứ trở xuống (*110010) bit có trọng số cao thứ trở xuống đa thức G (*1011) thương - số thứ 2, thêm bit từ thông điệp vào thương số để đạt đủ bit Nếu bit cao số dư 1, tiếp tục thêm làm bit cao cua thương số XOR số dư với 11011 để có thương số Nếu bit cao số dư điền số làm bít cao thương số (quotient) XOR số dư với zeros Hình 3.8 : Ví dụ tính CRC Chú ý lần ta phải dịch số dư sang trái bit Giá trị cuối gọi CRC liệu(Cyclic Redundancy Check) 27 Chương 4: Thiết kế khối mã hóa RDS Tuy nhiên , vi xử lý có ghi bit lệnh thực module 2, ta thực thông qua vài thuật toán đơn giản (Hình 3.9) Thanh ghi bao gồm số dư Trên thực tế điều kiện [if] kiểm tra cách kiểm tra bit cao ghi trước thực dịch Hình sau mô tả trình thực thi kỹ thuật Phương pháp mở rộng cho đối số lớn Trong trường hợp khối RDS, 26 bit có nghĩ sử dụng ghi 8-bit cho liệu message 10 bit đa thức cần ghi 8-bit Ngoài ghi đệm ghi working sử dụng Dữ liệu quay trái qua ghi đệm, bit bit xuất cờ carry ghi [carry] hay [XORed] với ghi đa thức phát Quá trình lặp lặp lại 16 bit thêm (so sánh với đa thức 10-bit) dịch hết Các số dư ghi working giá trị CRC message (16-bit) Hình 3.9: Thuật toán tính CRC vi xử lý 3.7 Kết luận chương Sau xem xét ưu nhược điểm xử lý liệu trên, rõ ràng việc cung cấp liệu cố định nhớ chương trình khả thi tránh phức tạp cho 28 Chương 4: Thiết kế khối mã hóa RDS người sử dụng, phương pháp đầu vào liệu việc nhập ký tự thời gian so sánh môi trường đài phát cố định, không cần phải thay đổi liên tục tên trạm lại khả quan, Việc thiết kế mã hóa RDS yêu cầu chi phí thực thấp nên phương pháp xử lý liệu tối ưu giá thành, từ TEXT LCD đến PIC16f877A linh kiện giá rẻ phổ biến 29 Chương 4: Thiết kế khối mã hóa RDS CHƯƠNG THIẾT KẾ PHẦN CỨNG HỆ THỐNG RDS 4.1 Giới thiệu chương Chương trình bày thiết kế mã hóa RDS hoàn thiện dựa nguyên lý phân tích trình bày chương trước, linh kiện thuật toán phải đảo bảo tối ưu thiết kế hoạt động ổn định Dựa sơ đồ chuẩn RDS (Hình 1.2) kết hợp phân tích yếu tố phù hợp với điều kiện thực tiễn giá thành, linh kiện có sẵn loại máy phát ta có sơ đồ thiết kế sau: LCD Nút bấm 57 Khz 1187.5 Hz Bộ Xử lý tín hiệu Phát tần số Chuyển đổi xung vuông thành sin 2375 Hz Mã hóa vi phân Nguồn phát tín hiệu bi-phase Bộ lọc lập khuôn Bộ điều chế Tín hiệu điều chế Máy Phát Hình 4.1: Sơ đồ thiết kế khối mã hóa RDS 4.2 Bộ tạo xử lý tín hiệu Sau xem xét yêu cầu đặc tả loại Vi Xử Lý thông dụng PIC16F877 chọn làm điều khiển liệu, vi xử lý bit, nhớ chương trình 8k, nhớ liệu EEPROM 256 byte, môi trường thao tác MPLAB IDE 30 Chương 4: Thiết kế khối mã hóa RDS Hình 4.2: Sơ đồ xử lý tín hiệu trung tâm Sơ đồ đường liệu nguồn mã hóa: Bật Nguồn Hiển thị LCD Restore cài đặt không? Yes Đầu vào No Tính CRC Dữ liệu Hình 4.3: Sơ đồ đường liệu xử lý tín hiệu trung tâm 31 Chương 4: Thiết kế khối mã hóa RDS Sơ đồ thuật toán chương trình chính: Bắt đầu Khởi tạo PIC, LCD Lời Chào Giới Thiệu Hỏi định No Restore Dữ liệu Kiểm( tra RD1+SET? Từ nút? EEPROM) No Nhập ký tự Kiểm tra nút? RD0+SET? Lưu vào EEPROM Yes (Dữ liệu có sẵn) Yes (Đặt đầu vào mới) Đủ ký tự No Yes Tính CRC Truyền Kết Thúc Hình 4.4.: Sơ đồ thuật toán chương trình xử lý tín hiệu 4.3 Mã hóa vi sai Tín hiệu sau xử lý tới mã hóa vi sai trình bày sơ đồ nguyên lý hệ thống (mục 3.6), cổng XOR thông dụng chọn 74LS86 thông dụng thị trường không yêu cầu dòng cao đồng thời sử dụng nguồn 5V, tương tự ta chọn Flop-Flop 74LS74 DFF thông dụng Hình 4.2 mô tả mô mã hóa vi sai, Để mã hóa vi sai hoạt động đồng với tín hiệu liệu tín hiệu tần số 1187.5 Hz chọn làm xung nhịp 32 Chương 4: Thiết kế khối mã hóa RDS Hình 4.2: Mã hóa vi sai 4.4 Nguồn phát ký tự song pha Nguồn phát ký tự song pha chuyển bit thành cặp xung lẻ ngắn đặt cách độ dài bit, bit “1” chuyển thành cặp +-, bit “0” chuyển thành cặp -+ Những cặp xung đưa qua lọc thông thấp bậc (với hàm truyền xén dạng cos) Sự kết hợp lọc với dạng phổ gốc tín hiệu bi-phase cho môt tín hiệu phổ có tần số tối đa gần kHz phần biên độ zero giao động từ 0-2.4kHz (xem mục 2.7), với hoạt động Flip-Flop yêu cầu không tồn trễ pha hay trừ pha, vi điều khiển sử dụng để bù pha, phát trừ pha xung liệu, PIC16F628A Vi xử lý sử dụng tần số clock 2375 Hz từ chia đếm xung 24, PIC hoạt động có có mặt xung 1187.5 Hz Khi tần số clock mức cao, PIC xem xét dòng liệu dựa vào bảng để quy định đầu tín hiệu Trong trường hợp tín hiệu đầu vào trước đầu vào hợp lệ clock mức cao PIC tạo xung đầu khoảng thời gian ngắn, khoảng 51µs, cổng đầu mức cao, sau delay xung bị kéo xuống Khi xuất xung âm, cổng PIC lên mức cao, đầu âm kết nối với mạch khuếch đại đảo ngược, sử dụng MC33171 Op-amp Trường hợp tín hiệu 2375 lên cao, 1187,5 xuống thấp liệu đầu vào coi không Đầu có giá trị bù đầu trước đó, theo bảng sau: 33 Chương 4: Thiết kế khối mã hóa RDS Đầu vào N +Ve -Ve Đầu vào trước (N-1) 0 Đầu N-(N-1) +Ve -Ve Bảng 4.1: Đầu mức tín hiệu liệu 1187.5 Đầu vào N 0 Đầu vào trước (N-1) +Ve -Ve Đầu N-(N-1) -Ve +Ve Bảng 4.2: Đầu đầu vào 2375 zeros Hình 4.3: PIC16F628A cho việc phát tín hiệu bi-phase Hình 4.4 Sau sơ đồ khuếch đại đảo cho xung âm: 34 Chương 4: Thiết kế khối mã hóa RDS Hình 4.4: Bộ khuếch đại đảo 4.5 Bộ lọc xén (shaping) Dữ liệu từ phát kí tự song pha phải qua lọc xén (xem mục 2.7), lọc phải có tần số cut off 1187.5Hz lọc cosin cuộn 100%, lọc thông thấp Shallen-Key (hình 4.5) sử dụng cho mục đích này, Các giá trị tính toán dựa vào tần số cắt 1187.5Hz, giá trị C1, C2 tính theo công thức: C1 = ; C2 = tần số cut off tính theo radian Sử dụng tụ 10nF, R1 18k9, R2 9k5 Hình đây: Hình 4.5 : Bộ lọc xén 35 Chương 4: Thiết kế khối mã hóa RDS 4.6 Bộ phát tần số 57kHz Dữ liệu RDS điều chế với tín hiệu FM cần tín hiệu dao động Clock Tần số sóng mang RDS 57kHz với 50% chu kỳ xung, định thời dòng vi xử lý cho phép tạo tần số xung có tần số, chu kỳ xung xác để đơn giản khâu tạo định thời, Vi xử lý chon PIC16F887, timer Ngoài RDS yêu cầu xung tỷ lệ 1/24, 1/48 tần số 57kHz, yêu cầu chúng phải đồng pha, với timer ta tạo đồng thời ba xung trên: Tần số giao động chân D0 là: fD0=57Khz → tD0= ms 50% chu kỳ xung nên mức cao mức thấp bằng: tD0/2 = ms = µs Chọn tần số giao động thạch anh : fOSC (Mhz) chu kỳ máy là: µs Số xung chu kỳ là: = 65535 – x (*), việc chọn tần số thạch anh thị trường không cho phép giá trị xác nên có sai số xảy ra, phải hạn chế khoảng cho phép số liệu Chương (*) ↔ 2,193.fOSC = 65535-x, chọn giá trị thạch anh 10Mhz ta có x = 65535 - 21.93 = 65513.07 làm tròn giá trị 65513 Tính toán sai số tần số: Tần số thu làm tròn giá trị đếm: fD1 = = 56.82Khz sai số 57Khz - 56.82Khz=0.18Khz (thỏa mãn yêu cầu) Sau đoạn code chương trình tạo ba xung đồng thời viêt PICC temp++; RD0 = !RD0; //Tao xung 57KHz if(temp == 24) f/24 { RD1 = !RD1; if (RD1==0) // Chia xung RD2=!RD2; temp = 0; } set_timer1(65513); 36 Chương 4: Thiết kế khối mã hóa RDS Hình 4.6: Mạch cấp phát xung vuông 4.7 Điều chế Mạch PLL phát xung clock tần số 57kHz, sóng vuông cần chuyển qua sóng sin để sử dụng cho điều chế Quá trình chuyển thực cách sử dụng mạch L-C tuned với tần số trung tâm 57kHz Hình sau biễu diễn chuyển tín hiệu xung clock sang dạng sóng sin Hình 4.7 : Bộ chuyển đổi sóng vuông sang dạng sin 37 Chương 4: Thiết kế khối mã hóa RDS Với điện trở song song với tụ điện cuộn dây, tín hiệu điện áp xung vuông chuyển đổi song song thành nguồn dòng: Thiết lập phương trình ta có: Suy Nếu < dạng sóng có dạng sin với giá trị phụ thuộc vào việc chọn giá trị RLC Đầu sóng sin điều chỉnh cách chỉnh C1 (trimmer) để đạt yêu cầu đầu vào đầu phải đồng pha Sau có tín hiệu sóng sin ta tiến hành điều chế liệu với sóng mang sử dụng chip AD633 (linh kiện tương tự) Chip nhân analog có chi phí tương đối thấp dùng để điều chế triệt sóng mang nhân đôi, tín hiệu điều chến sóng mang AD633JN nhân tạo tín tín hiệu dãy tần sóng đôi (xem datasheet) 38 Chương 4: Thiết kế khối mã hóa RDS Hình 4.8: Bộ điều chế AD633JN Hình 4.9: Dạng sóng tín hiệu vào mô AD633JN 4.8 Kết luận chương Việc tạo tín hiệu nguồn thông điệp thay Vi Xử Lý khác lập trình PICC tài liệu tập lệnh ứng dụng không cho phép nên đề tài viết MPLAB cho PIC16F877, xét phát tần số 57kHz, số máy phát trước có tần số 19kHz pilot-tone cho phép tạo trực tiếp tần số 57kHz chia xung vòng khóa pha PLL (sử dụng HC4046) máy phát sau lại không tích hợp, việc sử dụng IC số phức tạp gặp khó khăn thiết kế, nên ta dùng timer vi xử lý để tạo tần số nói tần số chia hết 57kHz có độ xác cao 39 Chương 5: Kết luận hướng phát triển đề tài Kết luận hướng phát triển đề tài Kết luận Như nêu phần giới thiệu, mục tiêu đề tài xây dựng mã hóa RDS phép đài phát truyền tên trạm phổ tần FM Trọng tâm giai đoạn đề tài chủ yếu thiết kế hệ thống hướng phát triển thuật toán lập trình dạng thông điệp trình bày lớp Các kết sau đặt cho dự án: - Xây dựng một mã hóa RDS hoàn thiện (phần cứng phần mềm) để mã - hóa tín hiệu đài phát Cung cấp liệu mã hóa chuẩn RDS Thiết kế giao diện thân thiện phép người sử dụng - hệ thống Các thiết đặt có khả khôi phục lại liệu trường hợp không cần thay - đổi liệu cố nguồn điện Hoàn thành mục tiêu khoảng thời gian cho phé Hướng phát triển đề tài Qua việc thiết kế hệ thống RDS ta thấy để hoàn thiện RDS không đơn giản, Rõ ràng ứng dụng RDS rộng rãi, dựa đạt tùy biến ứng dụng cách thay đổi liệu mã hóa để sử dụng phù hợp với yêu cầu đặt như: - Thu gọn thiết kế để đơn giản cho ứng dụng nhỏ để giảm chi phí Tạo giao diện trực quan giao tiếp với máy tính cho ứng dụng cần thay đổi thông tin liên tục thông tin cảnh báo, chi tiết chương trình phát, thời tiết, 40 Tài liệu tham khảo Tài liệu tham khảo [1] Nguyễn Văn Tình, “Tài liệu vi điều khiển PIC16F877A”, Trường sỹ quan CHKT thông tin, 2008 [2] Dietmar Kopitz, Bev Marks, “RDS: The Radio Data System”, Mobile Communications Library, 1999 [3] Milan Verle, “PIC Microcontrollers”, MikroElektronika, 1st Edition (2008) [4] Otfried Schwarzkopf, “The Cyclic Redundance Check”, Williams College [5] National Radio Committee, “United States RBDS Standard”, April 9, 1998 [6] ww1.microchip.com for EEPROM Memory Programming Specification [7] ww1.microchip.com for Microchip PIC16F628A datasheet [8] ww1.microchip.com for Microchip PIC 16F87X Data Sheet 41 [...]... phát cố định, không cần phải thay đổi liên tục tên trạm thì lại rất khả quan, Việc thi t kế bộ mã hóa RDS này yêu cầu chi phí thực hiện thấp nhất nên các phương pháp xử lý dữ liệu này rất tối ưu giá thành, từ TEXT LCD đến PIC16f877A là các linh kiện giá rẻ và phổ biến 29 Chương 4: Thi t kế khối mã hóa RDS CHƯƠNG 4 THI T KẾ PHẦN CỨNG HỆ THỐNG RDS 4.1 Giới thi u chương Chương này sẽ trình bày thi t kế. .. trong đó 18 Chương 4: Thi t kế khối mã hóa RDS CHƯƠNG 3 XỬ LÝ DỮ LIỆU 3.1 Giới thi u chương Chương này sẽ tiếp cận cụ thể hơn để làm tiền đề cho mã hóa RDS tích hợp trên vi xử lý cũng như việc thi p lập giao diện người sử dụng, thuật toán cơ bản, cũng như tính toán CRC phục vụ cho việc xử lý lỗi: +Thi t lập khung dữ liệu (Frame) + Phương pháp dữ liệu đầu vào (Tên PS) + Hiển thị dữ liệu và giao diện sử dụng... Các lớp vật lý của hệ thống RDS Hình 1.7: Tín hiệu song pha (bi-phase) theo thời gian Hình 1.8 : Tín hiệu dữ liệu radio 57kHz 1.9 Kết luận chương Dù là một hệ thống phát RDS bất kỳ nào cũng đều được nghiên cứu và phát triển dựa trên các hệ thống vật lý và nguyên lý đã nêu ở trên, mục đích là để đảm bảo sự đồng bộ hoạt động của các thi t bị theo chuẩn quốc tế cũng như đảm bảo sự thống nhất Dựa trên... Trong trường hợp của khối RDS, 26 bit có nghĩ là sử dụng 4 thanh ghi 8-bit cho dữ liệu message và 10 bit đa thức sẽ cần 2 thanh ghi 8-bit Ngoài ra 1 thanh ghi đệm và 2 thanh ghi working sẽ được sử dụng Dữ liệu sẽ được quay trái qua các thanh ghi đệm, từng bit một và bất cứ khi nào một bit xuất hiện trong cờ carry thì cả các thanh ghi [carry] hay [XORed] với các thanh ghi đa thức phát Quá trình này được... mã hóa RDS hoàn thi n dựa trên nguyên lý và phân tích như đã trình bày ở các chương trước, các linh kiện và thuật toán phải đảo bảo tối ưu thi t kế và hoạt động ổn định Dựa trên sơ đồ chuẩn RDS (Hình 1.2) kết hợp phân tích các yếu tố phù hợp với điều kiện thực tiễn như giá thành, linh kiện có sẵn và loại máy phát ta có được sơ đồ thi t kế như sau: LCD Nút bấm 57 Khz 1187.5 Hz Bộ Xử lý tín hiệu Phát tần... hiện mã hóa tín hiệu RDS 11 Chương 2: Mã băng gốc của hệ thống RDS CHƯƠNG 2 MÃ BĂNG GỐC CỦA HỆ THỐNG RDS 2.1 Giới thi u chương Để máy thu có thể nhận được thông tin văn bản chính xác từ máy phát truyền đi thì việc đầu tiên là phải đảm bảo đồng bộ cấu trúc thông tin giữa máy phát và máy thu, từ yêu cầu đó ta đi tới thi t lập cấu trúc mã hóa cũng như là định dạng thông tin cho hệ thống Ngoài ra việc truyền... PS) + Hiển thị dữ liệu và giao diện sử dụng + Điều khiển dữ liệu + Tính toán CRC 3.2 Thi t lập khung dữ liệu Trong một “group” tồn tại các đại lượng có thể thay đổi và các đại lượng cố định Vì vậy có thể cho phép người dùng có thể tùy chỉnh dữ liệu khi khởi động hệ thống Nhưng rất khó để tùy chỉnh dữ liệu mà vẫn đảm bảo về yêu cầu của chuẩn RDS, và bất cứ sai sót nào xảy ra thì máy thu sẽ không thể nhân... tự sẽ được lưu vào EEPROM, công việc được lặp lại đến khi hoàn thành 8 ký tự, và sau khi ấn SET ở ký tự cuối cùng thì chương trình sẽ tự động thực hiện tính toán CRC Mặc dù thi t lập đầu vào dữ liệu kiểu này sẽ mất thời gian nhưng lại phù hợp với môi trường ở cái đài phát 20 Chương 4: Thi t kế khối mã hóa RDS Hình 3.2: Giao diện ngoại vi của bộ mã hóa RDS Thuật toán dưới đây được thực thi cho việc chọn... Nguồn phát tín hiệu bi-phase Bộ lọc lập khuôn Bộ điều chế Tín hiệu được điều chế Máy Phát Hình 4.1: Sơ đồ thi t kế khối mã hóa RDS 4.2 Bộ tạo và xử lý tín hiệu Sau khi xem xét các yêu cầu và đặc tả các loại Vi Xử Lý thông dụng thì PIC16F877 được chọn làm điều khiển dữ liệu, đây là vi xử lý 8 bit, bộ nhớ chương trình 8k, bộ nhớ dữ liệu EEPROM 256 byte, môi trường thao tác MPLAB IDE 30 Chương 4: Thi t kế. .. khối mã hóa RDS Hình 4.2: Sơ đồ bộ xử lý tín hiệu trung tâm Sơ đồ đường dữ liệu của nguồn mã hóa: Bật Nguồn Hiển thị LCD Restore cài đặt không? Yes Đầu vào mới No Tính CRC Dữ liệu ra Hình 4.3: Sơ đồ đường dữ liệu bộ xử lý tín hiệu trung tâm 31 Chương 4: Thi t kế khối mã hóa RDS Sơ đồ thuật toán chương trình chính: Bắt đầu Khởi tạo PIC, LCD Lời Chào Giới Thi u Hỏi quyết định No Restore Dữ liệu Kiểm( ... (57kHz) phát cho 48 Chương 1: Các lớp vật lý hệ thống RDS Do tốc độ liệu (Data rate) hệ thống 1187.5 bit/s ± 0.125 bit/s 1.7 Mã hóa vi sai Dữ liệu nguồn máy phát mã hóa vi sai dựa vào kết sau:... lớp vật lý hệ thống RDS Hình 1.7: Tín hiệu song pha (bi-phase) theo thời gian Hình 1.8 : Tín hiệu liệu radio 57kHz 1.9 Kết luận chương Dù hệ thống phát RDS nghiên cứu phát triển dựa hệ thống vật... phương pháp xử lý liệu tối ưu giá thành, từ TEXT LCD đến PIC16f877A linh kiện giá rẻ phổ biến 29 Chương 4: Thi t kế khối mã hóa RDS CHƯƠNG THI T KẾ PHẦN CỨNG HỆ THỐNG RDS 4.1 Giới thi u chương Chương