THIẾT KẾ PHẦN CỨNG HỆ THỐNG RDS
4.4.Nguồn phát ký tự song pha
Nguồn phát ký tự song pha sẽ chuyển mỗi bit thành một cặp xung lẻ ngắn đặt cách nhau độ dài 1 bit, bit “1” chuyển thành cặp +-, bit “0” chuyển thành cặp -+. Những cặp xung này sẽ được đưa qua bộ lọc thông thấp bậc 2 (với hàm truyền được xén dạng cos). Sự kết hợp giữa bộ lọc này với dạng phổ gốc của tín hiệu bi-phase sẽ cho ra môt tín hiệu phổ có tần số tối đa gần 1 kHz và phần biên độ zero sẽ giao động từ 0-2.4kHz (xem mục 2.7), với hoạt động của các Flip-Flop luôn yêu cầu không tồn tại trễ pha hay trừ pha, do đó một vi điều khiển được sử dụng để bù pha, có thể phát hoặc trừ pha các xung dữ liệu, là PIC16F628A.
Vi xử lý sử dụng tần số clock 2375 Hz từ bộ chia đếm xung 24, PIC hoạt động khi có sự có mặt của xung 1187.5 Hz. Khi tần số clock ở mức cao, PIC sẽ xem xét các dòng dữ liệu và dựa vào bảng 5 để quy định đầu ra tín hiệu. Trong trường hợp tín hiệu đầu vào trước đó bằng 0 thì đầu vào hiện tại hợp lệ khi clock ở mức cao. PIC sẽ tạo ra các xung đầu ra trong khoảng thời gian ngắn, khoảng 51µs, khi một cổng đầu ra ở mức cao, thì sau delay xung bị kéo xuống. Khi xuất hiện xung âm, một trong những cổng PIC lên mức cao, nhưng đầu ra âm được kết nối với một mạch khuếch đại đảo ngược, sử dụng MC33171 Op-amp. Trường hợp các tín hiệu 2375 lên cao, 1187,5 xuống thấp thì các dữ liệu đầu vào được coi là bằng không. Đầu ra có giá trị bù của đầu ra trước đó, theo bảng sau:
Chương 4: Thiết kế khối mã hóa RDS
Đầu vào N Đầu vào trước đó (N-1) Đầu ra N-(N-1)
+Ve 0 +Ve
-Ve 0 -Ve
Bảng 4.1: Đầu ra khi mức tín hiệu dữ liệu 1187.5
Đầu vào N Đầu vào trước đó (N-1) Đầu ra N-(N-1)
0 +Ve -Ve
0 -Ve +Ve
Bảng 4.2: Đầu ra khi đầu vào tại 2375 là zeros
Hình 4.3: PIC16F628A cho việc phát tín hiệu bi-phase
Chương 4: Thiết kế khối mã hóa RDS
Hình 4.4: Bộ khuếch đại đảo