THIẾT KẾ PHẦN CỨNG HỆ THỐNG RDS
4.6. Bộ phát tần số 57kHz
Dữ liệu RDS được điều chế với tín hiệu FM do đó cần một tín hiệu dao động Clock. Tần số sóng mang RDS là 57kHz với 50% chu kỳ xung, bộ định thời trong các dòng vi xử lý hiện nay cho phép tạo các tần số xung có tần số, chu kỳ xung rất chính xác vì vậy để đơn giản trong khâu tạo bộ định thời, Vi xử lý được chon là PIC16F887, bộ timer 1. Ngoài ra bộ RDS còn yêu cầu các xung tỷ lệ 1/24, 1/48 tần số 57kHz, và yêu cầu chúng phải đồng pha, vì vậy với bộ timer 1 ta cũng có thể tạo đồng thời ba xung trên:
Tần số giao động chân D0 là: fD0=57Khz → tD0= ms
50% chu kỳ xung nên mức cao bằng mức thấp bằng: tD0/2 = ms = µs
Chọn tần số giao động của thạch anh là : fOSC (Mhz) do đó chu kỳ máy là: µs
Số xung trong một nữa chu kỳ là: = 65535 – x (*), do việc chọn tần số thạch anh trên thị trường không cho phép giá trị chính xác nên sẽ có sai số xảy ra, và phải được hạn chế trong khoảng cho phép như số liệu ở Chương 1.
(*) ↔ 2,193.fOSC = 65535-x, chọn giá trị thạch anh là 10Mhz thì ta có
x = 65535 - 21.93 = 65513.07 làm tròn giá trị là 65513. Tính toán sai số tần số: Tần số thu được khi làm tròn giá trị đếm:
fD1 = = 56.82Khz vậy sai số là 57Khz - 56.82Khz=0.18Khz (thỏa mãn yêu cầu) Sau đây là đoạn code chương trình con tạo ba xung đồng thời viêt trên PICC
temp++; RD0 = !RD0; //Tao xung 57KHz. if(temp == 24) f/24 { RD1 = !RD1; if (RD1==0) // Chia 2 xung RD2=!RD2; temp = 0; } set_timer1(65513);
Chương 4: Thiết kế khối mã hóa RDS
Hình 4.6: Mạch cấp phát xung vuông
4.7. Điều chế
Mạch PLL phát ra xung clock tần số là 57kHz, sóng vuông này cần được chuyển qua sóng sin để sử dụng cho bộ điều chế. Quá trình chuyển này được thực hiện bằng cách sử dụng mạch L-C tuned với một tần số trung tâm là 57kHz. Hình sau biễu diễn bộ chuyển tín hiệu xung clock sang dạng sóng sin.
Chương 4: Thiết kế khối mã hóa RDS
Với điện trở song song với tụ điện và cuộn dây, tín hiệu điện áp xung vuông đã được chuyển đổi song song thành nguồn dòng:
Thiết lập các phương trình ta có:
Suy ra
Nếu < 0 thì dạng sóng ra có dạng sin
với giá trị phụ thuộc vào việc chọn giá trị RLC
Đầu ra sóng sin có thể được điều chỉnh bằng cách chỉnh C1 (trimmer) để đạt yêu cầu là đầu vào và đầu ra phải đồng pha.
Sau khi có tín hiệu sóng sin ta tiến hành điều chế dữ liệu với sóng mang sử dụng chip AD633 (linh kiện tương tự). Chip là bộ nhân analog có chi phí tương đối thấp dùng để điều chế triệt sóng mang nhân đôi, tín hiệu điều chến và sóng mang sẽ được AD633JN nhân tạo ra tín tín hiệu dãy tần sóng đôi (xem datasheet).
Chương 4: Thiết kế khối mã hóa RDS
Hình 4.8: Bộ điều chế AD633JN
Hình 4.9: Dạng sóng tín hiệu vào ra mô phỏng AD633JN
4.8. Kết luận chương
Việc tạo tín hiệu nguồn thông điệp có thể thay thế bằng các Vi Xử Lý khác cũng như có thể lập trình trên nền PICC nhưng các tài liệu về tập lệnh cũng như ứng dụng không cho phép nên đề tài được viết trên nền MPLAB cho PIC16F877, xét bộ phát tần số 57kHz, một số máy phát trước đây có tần số 19kHz pilot-tone cho phép tạo trực tiếp tần số 57kHz bằng bộ chia xung và vòng khóa pha PLL (sử dụng HC4046) nhưng các máy phát sau này lại không tích hợp, ngoài ra việc sử dụng IC số phức tạp và gặp khó khăn trong thiết kế, vì vậy nên ta dùng timer trong vi xử lý để tạo tần số nói trên và các tần số chia hết của 57kHz có độ chính xác rất cao.