Thiết kế vi mạch VLSI - ASIC - FPGA

Thiết kế vi mạch VLSI - ASIC - FPGA

THIÊT KẾ VI MẠCH VLSI ASIC

Áp dụng cho ngành Kỹ thuật Máy tính

Biên soạn: Nguyên Văn Huy

1.1 Tìm hiểu về VLSI

VD Máy tính cầm tay

1.1 Tìm hiểu về VLSI

Ví dụ chip điều khiển màn hình LCD Hình 1.2 – Kích thức IC giảm những chức năng lớn

1.1 Tìm hiểu về VLSI

VLSI(verry large scale integation)

 Mọi thứ đều có trong một chíp.

 Đã có các bộ xử lý 64 bít, các bộ số học dấu phẩy động.

 Trên một triệu transistor chỉ trên một miếng Silic

1.1 Tìm hiểu về VLSI

1.1 Tìm hiểu về VLSI

1.2 Lý do để VLSI được chọn

và phát triển

Trước đây, khi muốn thiết kế một hệ thống mạch, chúng ta phải thiết kế từ những IC chuẩn thiết kế sẵn sử dụng công nghệ TTL (Transistor – Transistor Logic)

1.2 Lý do để VLSI được chọn

và phát triển

Khi công nghệ CMOS ra đời, hàng triệu transistor có thể chứa trong một miếng silic nhỏ

Các kỹ sư bắt đầu nhận ra lợi ích của việc thiết kế một IC đáp ứng yêu cầu cụ thể cho một hệ thống thay vì phải thiết kế chúng từ các IC chuẩn riêng biệt

1.2 Lý do để VLSI được chọn

và phát triển

Các kỹ sư sẽ phân tích và thiết ra một IC duy nhất để giải bài toán đó, không cần sự chắp nối của nhiều IC khác nhau, giảm khả năng lỗi, giảm thời gian chờ giữa các

IC, giá thành hạ

Việc kết nối để tạo thành mạch cụ thể phục thuộc vào người sử dụng

1.4 FPGA là gì?

FPGA là tập hợp các cell logic lập trình được nối với nhau bằng ma trận chuyển mạch lập trình được

Để trở thành một mạch cụ thể, ma trận chuyển mạch sẽ được lập trình để định tuyến các tín hiệu giữa các khối logic

1.4 FPGA là gì?

Cấu trúc của FPGA

 Các khối logic cơ bản lập trình được (logic block)

 Hệ thống mạch liên kết lập trình được

 Khối vào/ra (IO Pads)

 Phần tử thiết kế sẵn khác như DSP slice, RAM, ROM, nhân vi xử lý

1.4 FPGA là gì?

So sánh FPGA với ASIC

 Xét cùng một ứng dụng thì thiết kế trên ASIC đạt được mức độ tối ưu hơn thiết kế trên FPGA

 FPGA hạn chế trong các tác vụ đặc biệt

 FPGA có khả năng tái lập trình đơn giản, thiết

kế ứng dụng dễ dàng nên chi phí và thời gian sản xuất giảm.

1.4 FPGA là gì?

Các chip FPGA và ASIC cùng với các gói phần mềm thiết kế mạch thường được các công ty thiết kế sẵn cho người sủ dụng như Xilinx, Altera

Các gói phần mềm này tích hợp đầy đủ quy trình từ “bắt đầu” đến ra “sản phẩm”, mợi thao tác hoàn toàn trong suốt với người sử dụng

Ý tưởng Thiết kế

Mô phỏng Chạy thử

Lập trình lên mạch

Phần mềm thiết kế ASIC/FPGA

1.4 FPGA là gì?

Ứng dụng:

 Xử lý tín hiệu số, hàng không, vũ trụ, quốc phòng, tiền thiết kế mẫu ASIC (ASIC prototyping), nhận dạng ảnh, nhận dạng tiếng nói, mật mã học, mô hình phần cứng máy tính

1.4 FPGA là gì?

Ứng dụng:

 Do tính linh động cao trong quá trình thiết kế cho phép FPGA giải quyết lớp những bài toán phức tạp mà trước kia chỉ thực hiện nhờ phần mềm máy tính

 Ngoài ra nhờ mật độ cổng logic lớn FPGA được ứng dụng cho những bài toán đòi hỏi khối lượng tính toán lớn và dùng trong các hệ thống làm việc theo thời gian thực

1.5 NL lập trình cho vi mạch

Tạo các kết nối hợp lý giữa các Cell logic hoặc giữa các transistor tích hợp sẵn để tạo thành mạch có chức năng theo yêu cầu

1.5 NL lập trình cho vi mạch

Có hai công nghệ tạo liên kết:

 1 là tất các cell hoặc transistor đã được liên kết đầy đủ với nhau, khi được lập trình hệ thống sẽ phá bỏ các mối liên kết chỉ giữ lại các liên kết thuộc về mạch.

 2 là tất cả các cell hoặc transistor chưa được liên kết, hệ thống lập trình sẽ tạo liên kết giữa các cell để tạo thành mạch.

1.6 So sánh lập trình vi mạch và lập trình phần mềm

Thảo luận so sánh…

Chương 2: Công nghệ CMOS

Complementary Metal Oxide Silicon (oxit kim loại bù)

Là một loại vi mạch tích hợp cao nhưng lại tiêu tốn ít năng lượng

Chương 2: Công nghệ CMOS

"complementary" ("bù"), vì các vi mạch CMOS sử dụng cả hai loại tranzito PMOS

và NMOS và

Tại mỗi thời điểm chỉ có một loại tranzitor

ở trạng thái đóng (ON)

Chương 2: Công nghệ CMOS

Cấu trúc của p-mos và n-mos

2.1 Chuển mạch Transistor MOS

2.2 Logic CMOS

Cổng đảo:

2.2 Logic CMOS

Nguyên tắc ghep cổng CMOS

 Nguyên tắc mắc song song cho logic OR

 Nguyên tắc mắc nối tiếp cho logic AND

Nguyên tắc thiết kế mạch CMOS

 Viết hàm cho F (dùng bìa cacno nhóm phần

tử 1)

 Viết hàm cho F’ (dùng bìa cacno nhóm phần

tử 0, hoặc lấy đảo của F)

F = a.b {dùng mạch nối tiếp}

F’ = a’ + b’ {dùng mạch song song}

2.2 Logic CMOS

Cổng OR 2 đầu vào:

a b

F = a + b

F = a + b

2.2 Logic CMOS

Mạch chốt:

2.2 Logic CMOS

Flip-Flop:

2.2 Công truyền CMOS

Công truyền:

2.2 Công truyền CMOS

Bộ ghép kênh CMOS 2 đầu vào:

2.2 Công truyền CMOS

Bộ ghép kênh CMOS 2 đầu vào:

 MUX là phần tử cơ bản tạo ra các khối logic trong thiết kế cho ASIC

 MUX còn được dùng để thiết kế ra các phần

tử logic cơ bản và các mạch logic (sẽ được chi

Chương 3: Các ASIC lập trình được

Các liên kết này sẽ trở nên dẫn khi khi được lập trình, gọi là antifuse – phản cầu trì

3.1 Phản cầu trì (antifuse)

Trái ngược với cầu trì, phản cầu trì có điện trở rất lớn, tương đương với một mạch hở

R>>>

I=>0

3.1 Phản cầu trì (antifuse)

Khi có 1 dòng điện lập trình khoảng 5mA chạy qua, phản cầu trì sẽ trở lên dẫn điện

R I=5mA

SRAM có thể được tao ra bằng việc lập trình ASIC để tạo ra các phần tử nhớ như sau:

3.3 Công nghệ EPROM và EEPROM

Cấu trúc 1 cell EPROM

+V pp =12V Gate 2

3.3 Công nghệ EPROM và EEPROM

Cấu trúc 1 cell EPROM

+V pp =12V Gate 2

Gate 1 GND

3.3 Công nghệ EPROM và EEPROM

Cấu trúc 1 cell EPROM

+V pp =12V Gate 2

3.3 Công nghệ EPROM và EEPROM

Cấu trúc 1 cell EPROM

Gate 1 GND

Ánh sáng cực tím

3.3 Công nghệ EPROM và EEPROM

EEPROM cũng tương tự EPROM chỉ khác

là thay vì dùng ánh sáng cực tím để xóa chip( tức đẩy các điện cực về vị trí nền) thì loại này cũng có thể dùng điện để xóa

Chương 4 Cell logic của các ASIC lập trình được

Dẫn nhập

Các ASIC hoặc các FPGA đều cấu tạo từ các cell logic cơ bản, được bố trí liên tiếp trên chip

Có 3 loại cell được sử dụng:

 Cell dựa trên bộ ghép kênh

 Cell dựa vào bảng tìm kiếm

 Cell dựa vào mạch logic dải lập trình được

4.1 ACT của Actel

4.1.1 Module logic của ACT 1

Các cell logic cơ bản trong họ FPGA ACT của Actel gọi là các các module logic LM

Họ ACT 1 chỉ sử dụng một loại LM

4.1.1 Module logic của ACT 1

4.1.1 Module logic của ACT 1

Các hàm logic sẽ được xây dựng thông qua việc kết nối các tín hiệu logic đến một

số hoặc tất cả các ngõ vào của các module logic

Các ngõ còn lại sẽ được nối với VDD hoặc GND

4.1.1 Module logic của ACT 1

Ví dụ một hàm logic được xây dựng từ 1 cell logic:

4.1.2 Đ/L khai triển Shannon

Ý tưởng của định lý này bắt nguồn từ hàm logic của bộ ghép kênh 2 đầu vào:

4.1.2 Đ/L khai triển Shannon

Phát biểu:

 Mọi hàm logic F có thể được triển khai theo biến A như sau:

F = A.F(A=1) + A’.F(A=0) Trong đó:

F(A=1) là biểu diễn của F với A=1 F(A=0) là biểu diễn của F với A=0

4.1.2 Đ/L khai triển Shannon

Vi dụ:

F = A’.B + A.B.C’ + A’.B’.C = A.(B.C’) + A’.(B + B’.C)

Vậy mục đích là mọi hàm F cần phải

Nhằm sử dụng phần tử MUX

4.1.2 Đ/L khai triển Shannon

Vi dụ thiết kế mạch sử dụng ACT 1 cho hàm sau:

F = A.B + (B’.C) + D

4.1.3 Tạo hàm từ ACT1

Sử dụng ACT1 để tạo ra các phần tử logic cơ bản và các hàm logic thông dụng

4.1.3 Tạo hàm từ ACT1

Bài tập:

F1 = a.b.c.d F2 = a+b+c+d F3 = F3’

F = a + b’ + a.d + b.d’

Thiết kế mạch giải mã tại địa chỉ 314h

4.1.4 ACT 2 và ACT 3

4.2 Xilinx LCA

4.2.1 XC3000 CLB

GM

a b c

0 1 0

1

F

000 001 010

111

4.2.2 XC4000 Logic Block

4.4 Altera MAX

Phát triển một ứng dụng bằng vi mạch lập trình được

 Bài toán bơm nước

 Bài toán máy giặt