1. Trang chủ
  2. » Luận Văn - Báo Cáo

TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ

47 44 1
Tài liệu đã được kiểm tra trùng lặp

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 47
Dung lượng 2,3 MB

Nội dung

1. GIỚI THIỆU Ở tiểu luận này, nhóm nghiên cứu về các công nghệ vi mạch mới: 1. FeFET 2. Từ FinFET 3nm đến GAAFET 2nm 3. RRAM 4. Carbon Nanotube Transistor 2. FeFET (Ferroelectric Field-Effect Transistor) FeFET là một loại logic transistor mà có thể giữ được mức logic kể cả khi không được cấp nguồn. Nói một cách tổng quát, để tạo được FeFET, người ta thay thế điện môi được sử dụng ở chân gate bằng một vật liệu ferroelectric. Khi đó, chân gate của FeFET tự hình thành một lưỡng cực vĩnh cửu, chia điện áp threshold của FeFET thành hai trạng thái ổn định. Hai trạng thái này có thể đại diện cho 2 bit 0 và 1 nên có thể nói rằng FeFET có khả năng lưu trữ bit nhị phân. Khái niệm về vật liệu ferroelectric nói trên là các vật liệu ứng dụng hiện tượng ferroelectricity, hiện tượng xảy ra ở một số chất điện môi có khả năng phân cực điện tự phát ngay cả không có điện trường ngoài, và do đó trở nên hưởng ứng mạnh dưới tác dụng của điện trường ngoài. Ứng dụng của ferroelectric trong bộ nhớ solid state đã từng được đề xuất bởi Moll và Tarui vào năm 1963 bằng cách sử dụng một TFT (thin film transistor, một dạng MOSFET đặc biệt). Sau đó, vào những năm 1960s, đã có những nghiên cứu sâu hơn về thin film, nhưng khả năng lưu trữ của nó thực sự không đạt được như mong đợi. Khoảng gần 20 năm sau, tức là vào cuối năm 1980, FRAM được phát minh, sử dụng ferroelectric thin film với chức năng như tụ. Gần đây, những khám phá mới về ferroelectricity trong các oxides, như là hafnium oxide trong năm 2011, tương thích với những công nghệ sản xuất bán dẫn hiện đại, dẫn tới sự tái xuất hiện của FeFET trong lĩnh vực vi mạch. Ferroelectric Trong chất điện môi bình thường, khi có điện trường tác dụng, các điện tích dương và âm sẽ bị dịch chuyển khỏi vị trí ban đầu của chúng - một khái niệm được đặc trưng bởi mômen lưỡng cực hoặc sự phân cực. Tuy nhiên, sự phân cực hay sự dịch chuyển này sẽ biến mất khi điện trường trở về 0. Mặt khác, trong ferroelectric có sự phân cực tự phát (spontaneous polarization) - một sự dịch chuyển vốn có đối với cấu trúc tinh thể của vật liệu và không biến mất khi không có điện trường. Ngoài ra, hướng của sự phân cực này có thể được đảo ngược hoặc định hướng lại bằng cách đặt một điện trường thích hợp.

ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA ĐIỆN – ĐIỆN TỬ BỘ MÔN ĐIỆN TỬ o0o TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ GVHD: TS TRẦN HOÀNG LINH TP HỒ CHÍ MINH, THÁNG NĂM 2021 Tiểu luận GVHD: TS Trần Hoàng Linh Danh sách thành viên: Danh sách phân công nhiệm vụ: STT Họ tên Nhiệm vụ cụ thể Tìm hiểu cơng nghệ FeFET Tìm hiểu cơng nghệ CNTFET From FinFet 3nm to GAA FET 2nm RRAM ii MỤC LỤC GIỚI THIỆU FeFET (Ferroelectric Field-Effect Transistor) Ferroelectric HZO ferroelectric phase orthorhombic Cấu trúc MFIS Kết luận 12 From FINFET 3nm to GATE-ALL-AROUND (GAAFETS) 2nm 13 FINFET 13 3.1.1 Giới thiệu 13 3.1.2 Tại lại chọn FinFet 13 3.1.3 Ưu điểm FinFET 14 3.1.4 Thách thức FinFET 15 Gate-all-around FET (GAAFET) 15 3.2.1 Giới thiệu: 15 3.2.2 Tại lại chọn GAA FET ? 16 3.2.3 Ưu điểm GAA FET: 17 3.2.4 Thách thức GAA FET 17 Từ Finfet 3nm đến GAA FET 2nm 17 3.3.1 Giới thiệu: 17 3.3.2 Thách thức mở rộng quy mô chip 18 3.3.3 Tại lại chọn nanosheet ? 19 3.3.4 Chế tạo nanosheet 19 Kết luận 21 Resistive Random Access Memory (RRAM) 22 Tổng quan 22 Giới thiệu 22 Chế độ chuyển mạch 25 4.3.1 Chế độ chuyển đổi kháng 25 4.3.2 Cơ chế chuyển mạch điện trở 26 Quy trình sản xuất 1R- RRAM 27 Phân loại RRAM 29 Kết luận 29 CARBON NANOTUBE TRANSISTOR 30 Ống nano carbon (CNT) 30 5.1.1 Tổng quan 30 5.1.2 Lịch sử đời 30 5.1.3 Những tính chất CNT 31 5.1.4 Công nghệ chế tạo CNT 32 Transistor ống nano carbon hiệu ứng trường (CNTFET) 32 5.2.1 Back gate CNTFET (CNTFET cổng sau) 32 5.2.2 Top gate CNTFET (CNTFET cổng trên) 33 5.2.3 Wrap-around gate CNTFET (CNTFET cổng bao quanh) .33 5.2.4 Suspendedd CNTFET (CNTFET treo) 34 5.2.5 Phân loại CNTFET 34 Kết luận 34 TÀI LIỆU THAM KHẢO 36 DANH SÁCH HÌNH MINH HỌA Hình 2.1.1 Đường cong hysteresis Hình 2.1.2 Cấu trúc mạng tinh thể PZT HfO2 Hình 2.2.1 Cấu trúc mạng tinh thể pha ferroelectric Hình 2.2.2 Giản đồ pha thin film dày 9,2 nm (a) Hf 0.5Zr0.5O2, (b) Hf0.3Zr0.7O2, (c) ZrO2 với kích thước grains nhiệt độ khác Các vùng màu lục ngrains, xanh lam ngrains đỏ ngrains đề cập đến vùng mà pha monoclinic, tetragonal orthorhombic tương ứng ổn định mặt nhiệt động lực học với hiệu ứng lượng mặt phân cách/ranh giới grains Các pha ngoặc đơn đề cập đến pha ổn định thứ hai vùng pha monoclinic Ranh giới màu đỏ gạch ngang thể ranh giới mà pha ổn định thứ hai thay đổi Các mũi tên gạch ngang màu đỏ, xanh xanh lam cho thấy trình làm nguội trình ủ nhiệt nhanh (RTA) grains có bán kính nhỏ bán kính 25, 50 75% số grains Đồ thị bên phải hiển thị phân bố kích thước grains (rõ Hình 2.2.3) để hiểu rõ ý nghĩa mũi tên đứt nét Hình 2.2.3 Sự phân bố kích thước grains với giới hạn (đường thẳng đứng màu xanh lam) thay đổi pha thin film Hf 0.5Zr0.5O2 Hf0.3Zr0.7O2 dày 9,2 nm (a) 800 oC, (b) 500 oC, (c) nhiệt độ phịng (RT) Hình 2.2.4 Giản đồ pha cho thin film Hf0.5Zr0.5O2 dày 9,2 nm với bán kính nhiệt độ grains Hình 2.3.1 Các bước quy trình FeFET Hình 2.3.2 P–V hysteresis (a) TaN/HZO/SiO2/Si and (b) TaN/HZO/ZrO2/SiO2/Si MFIS structures (c) Remanent polarization (d) Điện áp coercive TaN/HZO/SiO2/Si TaN/HZO/ZrO2/SiO2/Si MFIS (e) P–V hysteresis TaN/ZrO2/SiO2/Si MFIS Hình 2.3.3 Đặc tuyến IDS - VDS (a) TaN/HZO/SiO2/Si MFIS (b) TaN/HZO/ZrO2/SiO2/Si MFIS, IDS - VGS and IG - VGS (c) TaN/HZO/SiO2/Si MFIS (d) TaN/HZO/ZrO2/SiO2/Si MFIS 10 Hình 2.3.4 VTH ∆VTH với điện áp quét tối đa cho TaN/HZO/SiO2/Si TaN/HZO/ZrO2/SiO2/Si 11 Hình 3.1.1 Cấu trúc FinFet double-gate 13 Hình 3.1.2 Planar FET vs FinFET 14 Hình 3.2.1 GAA FET 16 Hình 3.3.1 Bán dẫn Planar -finFET -GAA FET 18 Hình 3.3.2 Quy trình xử lý nanosheet FET xếp chồng lên 20 Hình 4.2.1 So sánh cơng nghệ nhớ 24 Hình 4.2.2 Ưu điểm quan trọng RRAM 25 Hình 4.3.1 Giản đồ cấu trúc kim loại – cách điện – kim loại,hình chiếu cắt ngang 25 Hình 4.3.2 Sơ đồ dòng chế hoạt động cho RRAM kiểu dây tóc 26 Hình 4.3.3 Cực điện hoạt động 27 Hình 4.4.1 Cấu trúc giảng đồ hình ảnh hiển vi điện tử truyền qua kim loại 28 Hình 4.4.2 Cấu trúc mảng điện trở (1T1R) 28 Hình 5.1.1 Cấu trúc graphit (trái) kim cương (phải) 30 Hình 5.1.2 Cấu trúc graphit Fullerenes 31 Hình 5.1.3 Đơn tường (trái) đa tường (phải) 31 Hình 5.2.1 Back gate CNTFET 32 Hình 5.2.2 Top gate CNTFET 33 Hình 5.2.3 Wrap-around gate CNTFET 33 Hình 5.2.4 Suspended CNTFET 34 Tiểu luận GVHD: TS Trần Hoàng Linh GIỚI THIỆU Ở tiểu luận này, nhóm nghiên cứu cơng nghệ vi mạch mới: FeFET Từ FinFET 3nm đến GAAFET 2nm RRAM Carbon Nanotube Transistor FeFET (Ferroelectric Field-Effect Transistor) FeFET loại logic transistor mà giữ mức logic kể khơng cấp nguồn Nói cách tổng qt, để tạo FeFET, người ta thay điện môi sử dụng chân gate vật liệu ferroelectric Khi đó, chân gate FeFET tự hình thành lưỡng cực vĩnh cửu, chia điện áp threshold FeFET thành hai trạng thái ổn định Hai trạng thái đại diện cho bit nên nói FeFET có khả lưu trữ bit nhị phân Khái niệm vật liệu ferroelectric nói vật liệu ứng dụng tượng ferroelectricity, tượng xảy số chất điện mơi có khả phân cực điện tự phát khơng có điện trường ngồi, trở nên hưởng ứng mạnh tác dụng điện trường Ứng dụng ferroelectric nhớ solid state đề xuất Moll Tarui vào năm 1963 cách sử dụng TFT (thin film transistor, dạng MOSFET đặc biệt) Sau đó, vào năm 1960s, có nghiên cứu sâu thin film, khả lưu trữ thực không đạt mong đợi Khoảng gần 20 năm sau, tức vào cuối năm 1980, FRAM phát minh, sử dụng ferroelectric thin film với chức tụ Gần đây, khám phá ferroelectricity oxides, hafnium oxide năm 2011, tương thích với cơng nghệ sản xuất bán dẫn đại, dẫn tới tái xuất FeFET lĩnh vực vi mạch Ferroelectric Trong chất điện môi bình thường, có điện trường tác dụng, điện tích dương âm bị dịch chuyển khỏi vị trí ban đầu chúng - khái niệm đặc trưng mômen lưỡng cực phân cực Tuy nhiên, phân cực hay dịch chuyển biến điện trường trở Mặt khác, ferroelectric có phân cực tự phát (spontaneous polarization) - dịch chuyển vốn có cấu trúc tinh thể vật liệu không biến khơng có điện trường Ngồi ra, hướng phân cực đảo ngược định hướng lại cách đặt điện trường thích hợp Do đó, ferroelectric đặc trưng hai trạng thái phân cực ổn định điện trường khơng, chuyển từ giá trị sang giá trị khác cách áp dụng điện trường lớn điện trường coercive (coercive field) EC, điện trường mà độ phân cực hiệu dụng chất ferroelectric khơng Chất ferroelectric đặc trưng đường cong hysteresis độ phân cực P electric displacement (độ cảm ứng điện) D hàm cường độ điện trường E Hình 2.1.1 Đường cong hysteresis Remanent polarization, ��, biên độ độ phân cực P cường độ điện trường E = 0, thường kết dịch chuyển số ion định khỏi vị trí cần thiết cho tính trung hịa điện tích Do đó, ferroelectric khơng thể vật liệu có cấu trúc centrosymmetric Trong ferroelectric vơ cơ, ví dụ chất có cấu trúc perovskite lead zirconi titanat (PZT) bari titanat (BTO) cấu trúc perovskite phân lớp stronti bismuth tantalit (SBT) ln có ion trung tâm chuyển đổi hai vị trí ổn định Hình 2.1.2 Cấu trúc mạng tinh thể PZT HfO2 Cũng có ferroelectric vơ polyvinylidene flouride (PVDF) thường đồng trùng hợp với tetrafluoroethylene (TRFE) để ổn định ferroelectric pha � Cuối ferroelectric có cấu trúc fluoride ferroelectric pha orthorhombic hafnium oxide (HfO2) với ion oxygen chuyển đổi hai vị trí ổn định HZO ferroelectric phase orthorhombic Ferroelectricity HZO thin films thu hút ý từ 2011 HZO(Hf 1xZrxO2 với x=0.5~0.7), dạng pha tạp chất hafnium oxide, ứng cử viên hàng đầu vật liệu ferroelectric với cấu trúc tinh thể fluoride cho thấy khả tương thích cao với thiết bị CMOS Nguồn gốc tính chất ferroelectric bên Hf 1-xZrxO2 xác nhận hình thành pha orthorhombic có kết cấu noncentrosymmetric Pca21 Tuy nhiên chế hình thành pha vấn đề tranh cãi Thuyết nucleation cho có khoảng nồng độ doping thích hợp cho hình thành pha ferroelectric Pha orthorhombic khơng phải pha ổn định mặt nhiệt động học điều kiện xử lý điển hình (nhiệt độ phịng - 800 oC, vài mbar - áp suất khí quyển), pha monoclinic (nhóm khơng gian: P21/c) ln ổn định tất giá trị x tồn dải nhiệt độ Do đó, nồng độ doping cần phải đủ cao để ngăn chặn hình thành pha monoclinic suốt trình ủ kết tinh Một pha monoclinic hình thành, việc chuyển tiếp sang pha khác có tính metastable điều khó xảy Trong suốt trình ủ kết tinh, nhiệt độ ủ, với nồng độ doping phù hợp tăng cường chuyển tiếp sang pha tetragonal ổn định thứ hai mặt động học, triệt tiêu chuyển tiếp sang pha monoclinic ổn định Sau đó, q trình làm nguội, gần nhiệt độ phịng, tăng cường chuyển tiếp sang pha orthorhombic ổn định thứ hai mặt động học, tiếp tục triệt tiêu chuyển tiếp sang pha monoclinic ổn định Tuy nhiên, nồng độ doping không nên cao Nếu không, pha tetragonal hình thành trình ủ kết tinh chuyển thành pha orthorhombic ... Wrap-around gate CNTFET 33 Hình 5.2.4 Suspended CNTFET 34 Tiểu luận GVHD: TS Trần Hoàng Linh GIỚI THIỆU Ở tiểu luận này, nhóm nghiên cứu công nghệ vi mạch mới: FeFET Từ FinFET 3nm đến GAAFET 2nm RRAM Carbon.. .Tiểu luận GVHD: TS Trần Hoàng Linh Danh sách thành vi? ?n: Danh sách phân công nhiệm vụ: STT Họ tên Nhiệm vụ cụ thể Tìm hiểu cơng nghệ FeFET Tìm hiểu cơng nghệ CNTFET From FinFet... ferroelectricity oxides, hafnium oxide năm 2011, tương thích với cơng nghệ sản xuất bán dẫn đại, dẫn tới tái xuất FeFET lĩnh vực vi mạch Ferroelectric Trong chất điện mơi bình thường, có điện trường tác dụng,

Ngày đăng: 12/11/2021, 16:43

HÌNH ẢNH LIÊN QUAN

Hình 2.1.1. Đường cong hysteresis - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 2.1.1. Đường cong hysteresis (Trang 8)
Hình 2.1.2. Cấu trúc mạng tinh thể của PZT và HfO2 - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 2.1.2. Cấu trúc mạng tinh thể của PZT và HfO2 (Trang 9)
Hình 2.2.1. Cấu trúc mạng tinh thể của các pha ferroelectric - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 2.2.1. Cấu trúc mạng tinh thể của các pha ferroelectric (Trang 11)
Hình 2.2.2. Giản đồ pha của thin film dày 9,2 nm (a) Hf0.5Zr0.5O2, (b) Hf0.3Zr0.7O2, và (c) ZrO2 với các kích thước grains và nhiệt độ khác nhau - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 2.2.2. Giản đồ pha của thin film dày 9,2 nm (a) Hf0.5Zr0.5O2, (b) Hf0.3Zr0.7O2, và (c) ZrO2 với các kích thước grains và nhiệt độ khác nhau (Trang 12)
Hình 2.2.3. Sự phân bố kích thước grains với giới hạn (đường thẳng đứng màu xanh lam) đối với sự thay đổi pha của thin film Hf 0.5Zr0.5O2 và Hf0.3Zr0.7O2 dày 9,2 nm ở (a) 800 oC, (b) 500 oC, và (c) nhiệt độ phòng (RT). - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 2.2.3. Sự phân bố kích thước grains với giới hạn (đường thẳng đứng màu xanh lam) đối với sự thay đổi pha của thin film Hf 0.5Zr0.5O2 và Hf0.3Zr0.7O2 dày 9,2 nm ở (a) 800 oC, (b) 500 oC, và (c) nhiệt độ phòng (RT) (Trang 12)
Hình 2.2.4. Giản đồ pha cho thin film Hf0.5Zr0.5O2 dày 9,2 nm với các bán kính và nhiệt độ grains - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 2.2.4. Giản đồ pha cho thin film Hf0.5Zr0.5O2 dày 9,2 nm với các bán kính và nhiệt độ grains (Trang 14)
Hình 2.3.1. Các bước quy trình chính đối với FeFET - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 2.3.1. Các bước quy trình chính đối với FeFET (Trang 15)
Hình 2.3.2. P–V hysteresis của (a) TaN/HZO/SiO2/Si and (b) TaN/HZO/ZrO2/SiO2/Si MFIS - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 2.3.2. P–V hysteresis của (a) TaN/HZO/SiO2/Si and (b) TaN/HZO/ZrO2/SiO2/Si MFIS (Trang 16)
Hình 2.3.2 (a) và (b) cho thấy các đường cong P–V hysteresis của TaN/HZO/SiO2/Si và TaN/HZO/ZrO2/SiO2 /Si MFIS với các điện áp đặt khác nhau - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 2.3.2 (a) và (b) cho thấy các đường cong P–V hysteresis của TaN/HZO/SiO2/Si và TaN/HZO/ZrO2/SiO2 /Si MFIS với các điện áp đặt khác nhau (Trang 17)
Hình 2.3.3 (a) và (b) cho thấy các đặc tuyến IDS-V DS của FeFET với các gate stack tương ứng của TaN/HZO/SiO2/Si và TaN/HZO/ZrO2/SiO2 /Si - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 2.3.3 (a) và (b) cho thấy các đặc tuyến IDS-V DS của FeFET với các gate stack tương ứng của TaN/HZO/SiO2/Si và TaN/HZO/ZrO2/SiO2 /Si (Trang 18)
Hình 3.1.1. Cấu trúc một FinFet double-gate - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 3.1.1. Cấu trúc một FinFet double-gate (Trang 21)
Hình 3.1.2. Planar FET vs FinFET - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 3.1.2. Planar FET vs FinFET (Trang 22)
Hình 3.2.1. GAAFET - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 3.2.1. GAAFET (Trang 24)
Hình 3.3.1. Bán dẫn Planar -finFET -GAA FET - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 3.3.1. Bán dẫn Planar -finFET -GAA FET (Trang 26)
Hình 3.3.2. Quy trình xử lý các nanosheet FET xếp chồng lên nhau - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 3.3.2. Quy trình xử lý các nanosheet FET xếp chồng lên nhau (Trang 29)
Hình 4.2.1. So sánh các công nghệ bộ nhớ - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 4.2.1. So sánh các công nghệ bộ nhớ (Trang 33)
Có thể thấy rõ trong bảng, STT-MRAM và PCM có lợi thế về diện tích nhỏ hơn so với SRAM - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
th ể thấy rõ trong bảng, STT-MRAM và PCM có lợi thế về diện tích nhỏ hơn so với SRAM (Trang 33)
Hình 4.2.2. Ưu điểm quan trọng nhất của RRAM - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 4.2.2. Ưu điểm quan trọng nhất của RRAM (Trang 34)
Hình 4.3.1. Giản đồ cấu trúc kim loại – cách điện – kim loại,hình chiếu cắt ngang - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 4.3.1. Giản đồ cấu trúc kim loại – cách điện – kim loại,hình chiếu cắt ngang (Trang 34)
Hình 4.3.2. Sơ đồ dòng của cơ chế hoạt động cho RRAM kiểu dây tóc - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 4.3.2. Sơ đồ dòng của cơ chế hoạt động cho RRAM kiểu dây tóc (Trang 35)
Hình 4.3.3. Cực điện hoạt động - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 4.3.3. Cực điện hoạt động (Trang 36)
Hình 4.4.2. Cấu trúc mảng điện trở (1T1R) - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 4.4.2. Cấu trúc mảng điện trở (1T1R) (Trang 37)
Hình 4.4.1. Cấu trúc giảng đồ và hình ảnh hiển vi điện tử truyền qua của kim loại - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 4.4.1. Cấu trúc giảng đồ và hình ảnh hiển vi điện tử truyền qua của kim loại (Trang 37)
Trước năm 1985, người ta cho rằng carbon chỉ tồn tại ở ba dạng thù hình. Dạng phổ biến nhất thường gọi là than - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
r ước năm 1985, người ta cho rằng carbon chỉ tồn tại ở ba dạng thù hình. Dạng phổ biến nhất thường gọi là than (Trang 40)
Hình 5.1.2. Cấu trúc của graphit Fullerenes - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 5.1.2. Cấu trúc của graphit Fullerenes (Trang 41)
Hình 5.1.3. Đơn tường (trái) và đa tường (phải) - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 5.1.3. Đơn tường (trái) và đa tường (phải) (Trang 41)
Hình 5.2.1. Back gate CNTFET - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 5.2.1. Back gate CNTFET (Trang 42)
Hình 5.2.3. Wrap-around gate CNTFET - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 5.2.3. Wrap-around gate CNTFET (Trang 43)
Hình 5.2.2. Top gate CNTFET - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 5.2.2. Top gate CNTFET (Trang 43)
Hình 5.2.4. Suspended CNTFET - TIỂU LUẬN CÁC CÔNG NGHỆ MỚI TRONG LĨNH VỰC THIẾT KẾ VI MẠCH SỐ
Hình 5.2.4. Suspended CNTFET (Trang 44)

TỪ KHÓA LIÊN QUAN

TRÍCH ĐOẠN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w