Thiết kế hệ thống VLSI

Thiết kế hệ thống VLSI

Bài tập lớn môn: Thiết kế hệ thống VLSI MỤC LỤC CHƯƠNG I: TÌM HIỂU VỀ PHẦN MỀM ELECTRIC 1.1 Phần mềm Electric Electric VLSI Design System công cụ thiết kế vi mạch viết Steven M Rubin Electric sử dụng để vẽ sơ đồ để làm mạch tích hợp layout Nó xử lý ngôn ngữ mô tả phần cứng VHDL Verilog Electric phần mềm chuyên dụng, chứa đầy đủ công cụ hỗ trợ cho việc thiết kế chuyên nghiệp Được gọi hệ thống EDA (Electronic Design Automation) Là phần mềm miễn phí nhiều năm, viết ngôn ngữ java Chức bật Electric cho phép tạo thiết kế giản đồ, layout, theo công nghệ tùy chọn Sau Electric chuyển đổi layout thành thiết kế ntlist hay VHDL,Verilog để phục vụ cho công việc thiết kế top_down cách dễ dàng, xác Khả mềm dẻo Electric hỗ trợ giao tiếp (import export) với định dạng thiết kế môi trường Electric sử dụng đặc thù : CIF, GDS II Một đặc điểm khác làm cho Electric trở nên hữu dụng thực Nhóm Page Bài tập lớn môn: Thiết kế hệ thống VLSI cung cấp công cụ kiểm soát lỗi thiết kế gỡ rối mạnh mẽ công cụ DRC, công cụ mô dạng sóng Các mạch tích hợp Electric tạo từ nút (nodes) vòng cung (arcs) Nodes yếu tố transistor contact Arcs kết nối tới node Đây điểm khác biệt so với công cụ hỗ trợ thiết kế mạch tích hợp khác magic cadence – phần mềm thường thiết kế lớp wafer Phần mềm thiết kế hệ thống VLSI phần mềm mã nguồn mở thiết kế hệ thống điện tử tự động hóa (Electronic Design Automation-EDA) xử lí nhiều hình thức thiết kế mạch bao gồm: - Vẽ layout IC - Vẽ sơ đồ kiến trúc hệ thống (Schematic Capture) - Viết ngôn ngữ mô tả (VHDL, Verilog,…) - … Hình 1.1: Ví dụ Electric Electric thiết kế IC cho MOS Bipolar với công cụ hỗ trợ kiểm tra luật thiết kế (design rule), mô phỏng, router, tạo layout công cụ hỗ trợ khác Nhóm Page Bài tập lớn môn: Thiết kế hệ thống VLSI Các công cụ hỗ trợ: - Design Rule Checking – DRC (Kiểm tra luật thiết kế) Đối với thiết kế layout cmos phải tuân theo quy luật thiết kế, quy luật tuyệt đối đòi hỏi người thiết kế phải tuân theo để đảm bảo hoạt động linh kiện đảm bảo điều kiện để sản xuất Electric hỗ trợ số luật (tiêu chuẩn) cho thiết kế, nhiên bạn hoàn toàn tạo hay chỉnh sửa luật cho phù hợp với thiết kế bạn Mục tiêu kiểm tra quy tắc thiết kế (DRC) để đạt suất cao độ tin cậy tổng thể cho việc thiết kế Nếu bị vi phạm quy tắc thiết kế thiết kế chức Để đáp ứng mục tiêu cải thiện suất chết, DRC phát triển từ đo lường kiểm tra đơn giản Boolean, nhiều quy tắc có liên quan sửa đổi tính có, chèn tính mới, kiểm tra toàn thiết kế hạn chế trình mật độ lớp Layout hoàn thành bao gồm không đại diện hình học thiết kế, mà liệu cung cấp hỗ trợ cho sản xuất thiết kế Trong thiết kế kiểm tra quy tắc không xác nhận thiết kế hoạt động cách xác, chúng xây dựng để xác minh cấu trúc đáp ứng hạn chế trình cho loại thiết kế quy trình công nghệ Hình 1.2: DRC vấn đề mà DRC kiểm tra là: chiều rộng, khoảng cách bao vây Nhóm Page Bài tập lớn môn: Thiết kế hệ thống VLSI - Simulation (Mô phỏng): với công cụ này, bạn mô thiết kế cách cung cấp số trạng thái tín hiệu cho đầu vào quan sát dạng tín hiệu Kết việc mô giúp bạn kiểm thử thiết kế dạng mạch nguyên lý sau thiết kế layout mạch tích hợp - LVS (Layout vs Schematic): công cụ để thiết kế mạch nguyên lý chạy layout - Logical Effort kỹ thuật đơn giản sử dụng để ước tính độ trễ trọng mạch CMOS Sử dụng cách , hỗ trợ việc lựa chọn cửa cho chức định (bao gồm số lượng giai đoạn cần thiết) định cỡ cửa để đạt chậm trễ tối thiểu cho mạch 1.2 Cách cài đặt khởi động Electric 1.2.1 Cách cài đặt Có nhiều cách để cài đặt sử dụng phần mềm tùy theo hệ điều hành điều kiện: - Khởi động từ wed: Đây cách đơn giản để thực việc cài đặt Để thực hiện, cần phải download file Java Wed Start: http://java.net/projects/Electric/downloads/download/Electric.jnlp Sau tự động download file cần thiết để thực cài đặt, với việc chạy lần lâu cần phải download gói cần thiết về, trình khởi động diễn nhanh từ lần mở thứ trở - Download file JAR từ GNU: Đây cách để cài đặt Electric UNIX - Download file Electric.JNLP từ http://www.staticfreesoft.com/products.html để cài đặt Electric Windows7 1.2.2 Khởi động Electric Windown hệ điều hành thường sử dụng việc chạy Electric Windown đơn giản Tuy nhiên hạn chế chạy Electric Windown yêu cầu máy tính phải kết nối mạng lần chạy Electric Nhóm Page Bài tập lớn môn: Thiết kế hệ thống VLSI Để chạy Electric Windown, trước tiên bạn phải cài đặt Java cho máy tính Có thể tải cài đặt Java cách miễn phí trang chủ Java là: http://www.java.com/en/download/index.jsp Sau cài đặt Java cho máy, bạn truy cập vào trang chủ Electric là: http://www.staticfreesoft.com, vào phần Products tải Java Web Start – file cần thiết để bạn chạy Electric Hoặc đơn giản bạn copy đường link bên để tài Java Web Start, file tải Electric.jnlp http://java.net/projects/Electric/downloads/download/Electric.jnlp Sau tải file Electric.jnlp bạn mở file lên Ở lần chạy Electric đầu tiên, tốn bạn khoảng 10 phút chờ đợi, lần chạy sau trình khởi động nhanh Cài đặt chạy Electric Ubuntu đơn giản, có ưu điểm không yêu cầu kết nối mạng lần khởi chạy Tuy nhiên hệ điều hành sử dụng Windown nên cách sử dụng Bạn vào trang chủ Electric để xem hướng dẫn cách cài đặt Electric hệ điều hành mã nguồn mở nói chung Ở phần tiếp trình bày cách cài đặt Electric cách đơn giản hệ điều hành Ubuntu 12.4 hình ảnh Bước1: Tìm kiếm Electric Ubuntu Software Center Vào Ubuntu Software Center Start Menu, chọn chế độ All Software gõ vào ô Search từ “Electric” Khi phần kết tìm thấy gói (Package) cài đặt Electric hình Nhóm Page Bài tập lớn môn: Thiết kế hệ thống VLSI Hình 1.3: Giao diện ubuntu solfware Chú ý: Nếu bạn không tìm thấy gói cài đặt cho Electric Ubuntu Software Center bạn Update cho hệ điều hành Ubuntu bạn để Ubuntu Software Center cập nhật gói Để update Ubuntu bạn click vào phần cá nhân góc bên phải hình bạn, tìm tới phần Update Khi bên dưới, bạn chọn Check để liệu Update sau ấn Install Update để update Hình 1.4: Update ubuntu solfware Sau update xong, quay lại Ubuntu Software Centrer để tìm lại Bước 2: Cài đặt Nhấn nút Install chờ lúc để trình cài đặt hoàn thành Nhóm Page Bài tập lớn môn: Thiết kế hệ thống VLSI Khi cài đặt, gói công Electric tải cài mặc định vào ổ hệ thống Ubuntu (File system) Sau cài đặt xong có dấu tích xanh lên Hình 1.5: Quá trình cài đặt Electric Jbuntu Bước 3: Khởi động Electric Hình 1.6: Khởi động Electric Để khởi động Electric, bạn thực việc tìm kiếm Electric sổ tìm kiếm ứng dụng hình vẽ Click vào biểu tượng Electric chạy chương trình 1.3 Display Nhóm Page Bài tập lớn môn: Thiết kế hệ thống VLSI Hình 1.7: Màn hình hiển thị Electric Màn hình hiển thị chung phần mềm Electric thể hình vẽ Trên bao gồm thành phần như: Tool bar, Messages Windown, … 1.3.1 The Toolbar Thanh Toolbar nằm gần phần đỉnh khung cửa sổ làm việc Electric, nằm bên menu Thanh cung cấp số phím tắt cho số lệnh, công cụ thường sử dụng trính thiết kế Hình 1.8: The Toolbar Electric Các thành phần Toolbar bao gồm: - Library Control: bao gồm biểu tượng để mở lưu thư viện Thư viện - thực quản lý file thiết kế schematic PCB thiết kế IC Editing Modes: bao gồm biểu tượng slection , panning (công cụ di chuyển hình zoom), zooming Nhóm , outline edit Page measuring Bài tập lớn môn: Thiết kế hệ thống VLSI - Alignment and Arrow Distance: bao gồm biểu tượng để tăng giảm grid (mạng lưới hình làm việc), biểu tượng bên tay trái tăng độ lớn - grid, biểu tượng bên phải giảm, số thể giá trị Object or Area: bao gồm biểu tượng để chuyển đổi lựa chọn đối - tượng định nghĩa khu vực Hard Select: mạch điện tích hợp, nhiều đối tượng chồng lên nhau, gây nhầm lẫn lựa chọn để chỉnh sửa Để đơn giản hóa sựa lựa chọn, đối tượng đánh dấu để nhanh chóng cho lựa chọn Công cụ - Hard Select dùng để thực điều Preferences: Undo: bao gồm hai biểu tượng để undo redo thao tác Hierarchy: bao gồm biểu tượng để chuyển đổi cửa sổ làm việc (cửa - sổ thiết kế schematic layout) thư viện Expantion: bao gồm biểu tượng để mở rộng thu hẹp cell làm việc 1.3.2 The Messages Windown The messages windown cửa sổ text, cửa sổ nằm phía cửa sổ Electric Mỗi bạn thao tác lệnh lệnh báo dạng text cửa sổ này, kết thực lệnh thể Nếu có lỗi xảy thực lệnh lỗi báo Messages Windown Hình 1.9: The Messages Windown Electric Các dòng text Messages Windown lựa chọn cho việc cut , copy past Bạn xóa tất dòng text lệnh Clear ( Windown/Messages Windown) 1.3.3 The Sidebar Thanh công cụ Sidebar nằm bên lề cửa sổ Electric Trên Sidebar có menu là: Components menu, Cell Explorer Layer Visibility Nhóm Page Bài tập lớn môn: Thiết kế hệ thống VLSI  Components menu: thể node arc công nghệ thiết kế sử dụng Ô popup menu đỉnh cho phép bạn thay đổi công nghệ thiết kế nhìn thấy node arc công nghệ tương ứng Trong Components menu, node có viền phác thảo màu xanh arc có viền phác thảo màu đỏ Để đặt node vào ô cửa sổ thiết kế, click chuột trái vào node để chọn nó, sau chuyển sang cửa sổ thiết kế click chuột phải vào vị trí cửa sổ thiết kế để đặt node  Cell Explorer: nằm tab Explorer Sidebar, cho thấy phân cấp với ba thành phần là: Libraries , Erors Jobs Phần Libraries Explorer danh sách Library cell thiết kế Phần Erors chứa dòng thông báo có lỗi trình thiết kế lỗi vi phạm luật thiết kế kiểm tra DRC Hình 1.10: The Cell Explorer Nhóm Page 10 Bài tập lớn môn: Thiết kế hệ thống VLSI RAM khác biệt với thiết bị nhớ (sequential memory device) chẳng hạn băng từ, đĩa; mà loại thiết bị bắt buộc máy tính phải di chuyển học cách để truy cập liệu Bởi chip RAM đọc hay ghi liệu nên thuật ngữ RAM hiểu nhớ đọc-ghi (read/write memory), trái ngược với nhớ đọc ROM (read-only memory) RAM thông thường sử dụng cho nhớ (main memory) máy tính để lưu trữ thông tin thay đổi, thông tin sử dụng hành Cũng có thiết bị sử dụng vài loại RAM thiết bị lưu trữ thứ cấp (secondary storage).Thông tin lưu RAM tạm thời, chúng mất nguồn điện cung cấp Theo công nghệ chế tạo RAM bao gồm loại SRAM ( Static RAM), DRAM (Dynamic RAM): SRAM (Static RAM): RAM tĩnh chế tạo theo công nghệ ECL (dùng CMOS BiCMOS) Mỗi bit nhớ gồm có cổng logic với 4, 6, 8, … transistor MOS SRAM nhớ nhanh, việc đọc không làm hủy nội dung ô nhớ thời gian thâm nhập chu kỳ nhớ DRAM (Dynamic): RAM động dùng kỹ thuật MOS Mỗi bit nhớ gồm transistor tụ điện Việc ghi nhớ liệu dựa vào việc trì điện tích nạp vào tụ điện việc đọc bit nhớ làm nội dung bit bị hủy Do sau lần đọc ô nhớ, phận điều khiển nhớ phải viết lại nội dung ô nhớ Chu kỳ nhớ theo mà gấp đôi thời gian thâm nhập ô nhớ Việc lưu giữ thông tin bit nhớ tạm thời tụ điện phóng hết điện tích nạp phải làm tươi nhớ sau khoảng thời gian 2μs Việc làm tươi thực với tất ô nhớ nhớ Công việc thực tự động vi mạch nhớ Bộ nhớ DRAM chậm rẻ tiền SRAM 2.2 SRAM Nhóm Page 12 Bài tập lớn môn: Thiết kế hệ thống VLSI RAM tĩnh sử dụng tế bào nhớ với thông tin phản hồi bên giữ liệu miễn cấp nguồn không cần phải làm (refresh) Hình 2.1: Thành phần nhớ tĩnh Nếu D mức cao mức thấp, sử dụng mạch phản hồi tích cực SRAM có đặc tính vợt trội sau: - Kích thước tế bào nhớ nhỏ flip-flops - Tương thích với quy trình chuẩn CMOS - Nhanh DRAM - Dễ dàng sử dụng DRAM Vì lý trên, SRAM sử dụng rộng rãi ứng dụng nhớ cache SRAM bao gồm loạt tế bào nhớ với hàng cột mạch Nhóm Page 13 Bài tập lớn môn: Thiết kế hệ thống VLSI Hình 2.2: Kiến trúc mảng nhớ 2.2.1 SRAM cells Một tế bào SRAM đọc, ghi liệu tổ chức liệu miễn cung cấp điện áp để hoạt động Bình thường flip-flop thực việc trên, khích thước lớn Hình 2.2 cho thấy tế bào SRAM chuẩn 6-transistor (6T) tính độ lớn nhỏ flip-flop Hình 2.3: Tế bào SRAM 6T Nhóm Page 14 Bài tập lớn môn: Thiết kế hệ thống VLSI Kích thước tế bào nhỏ dẫn đến dây nối ngắn tiêu thụ điện thấp có tính động Các tế bào SRAM 6T có đôi transistor truy cập để đọc viết đôi cổng đảo mắc chéo để giữ trạng thái Các thông tin phản hồi tích cực hiệu chỉnh nhiễu gây dò rỉ tiếng ồn Hình 2.4: Cấu trúc SRAM 2.2.2 Hoạt động đọc SRAM Hình 2.5: Tế bào SRAM 6T Nhóm Page 15 Bài tập lớn môn: Thiết kế hệ thống VLSI Hình 2.6: Hoạt động đọc tế bào SRAM 6T Hình 2.6 cho thấy tế bào SRAM đọc Ban đầu bitlines mức cao (1) Giả sử Q ban đầu mức thấp (0) vad Q_b mức Khi wordline nâng lên mức bit mức kéo xuống thông qua trình điều khiển truy cập transistor D1 A1 Tại thời gian bit kéo xuống , Q có xu hướng tăng, Q giữ thấp D1, có xu hướng tăng dòng chảy từ A1 Do đó, cần phải điều khiển D1 thông transistor truy cập A1, cụ thể transistor phải mắc theo kiểu ratioed để nút Q thấp ngưỡng chuyển mạch đảo P2/D2 việc gọi đọc ổn định Dạng sóng hoạt động thể hình 2.6 quan sát thấy Q tăng lên giây lát không đủ để lật tế bào Trong giai đoạn 2, bitlines nạp mức cao Các wordline tăng lên giai đoạn Nhiều tế bào SRAM sử dụng chung đôi bitline, hoạt động đường kép đa Điện dung toàn bitline đưa nhờ transistor truy cập Đầu cảm nhận cặp dò sai Nhóm Page 16 Bài tập lớn môn: Thiết kế hệ thống VLSI 2.2.3 Hoạt động ghi SRAM Hình 2.7: Hoạt động ghi tế bào SRAM 6T Hình 2.7 cho thấy tế bào SRAM ghi Một lần nữa, giả sử Q ban đầu mức muốn viết vào tế bào Bit nạp mức cao, bit_b kéo xuống thấp trình điều khiển ghi Chúng ta biết việc tính toán hạn chế việc đọc ổn định bit bắt buộc Q mức thấp thông qua A1 Do đó, tế bào phải ghi cách đưa Q_b xuống thấp thông qua A2 P2 chống lại việc kéo Q_b xuống thấp P2 phải thông yếu A2 để Q_b kéo xuống thấp Hạn chế gọi writability Khi Q_b mức thấp D1 tắt P1 thông kéo Q lên mức cao mong muốn Trong giai đoạn 2, bitlines nạp mức cao Điều khiển ghi kéo bitline phần bù thấp giai đoạn tới việc ghi tế bào Các điều khiển ghi bao gồm cặp transistor bitline để liệu cho phép ghi transistor đơn 2.3 Thiết kế vật lý Tế bào SRAM yêu cầu đặt thông minh để đặt mật độ tốt Một thiết kế truyền thống sử dụng hệ 90nm đời Nhóm Page 17 Bài tập lớn môn: Thiết kế hệ thống VLSI Hình 2.8: Sơ đồ tế bào SRAM 6T Hình 2.9: Nhiều tế bào SRAM 6T Hình 2.8 thể thể sơ đồ tế bào SRAM 6T truyền thông Các tế bào thiết kế để nhân đôi chồng chéo để chia sẻ VDD GND (hình 2.9) Lưu ý liên kết khuếch tán để dòng bit dùng chung đôi tế bào Điều làm giảm nửa điện dung Nhóm Page 18 Bài tập lớn môn: Thiết kế hệ thống VLSI khuếch tán, làm giảm trễ xả bitline Các wordline chạy metal1 polysilicon Hình 2.10: Layout tế bào SRAM 6T Hình 2.10 cho thấy tế bào cố định 26x45 , tuân theo quy tắc thiết kế MOSIS sub-micron Trong cách đặt này, wordlines liên kết metal1 polysilicon tế bào Nề liên kết tế bào Các gấp khúc silic đa tinh thể khuếch tán khó chế tạo xác kích thước nhỏ bước sóng ánh sáng Như trình sử dụng quang khắc nanomet trế bào 6T thể hình 2.11 Sự khuếch tán chạy theo hướng thẳng đứng polysilicon chạy theo hướng ngang Sắp đặt hai dây ngang metal1 sáu dây dọc metal2 Nó sử dụng kết nối cụ liên kết rãnh làm cầu nối cực máng pMOS transistor nMOS cực polysilicon Sự khuếch tán NMOS với độ rộng không để đạt tỉ lệ beta lớn Các khe khuếch tán có xu hướng lan rộng hạn chế trình quang khắc Do đó, không thẳng hàng polysilicon dẫn đến khuếch tán thay đổi hiệu transistor Một layout khác sử dụng khuếch tán nhỏ cho hai transistor NMOS tỉ lệ beta Nhóm Page 19 Bài tập lớn môn: Thiết kế hệ thống VLSI Hình 2.11: Quang khắc tế bào SRAM 6T Hình 2.12: Thế hệ thu nhỏ SRAM Hình 2.12 cho thấy năm hệ thu nhỏ SRAM, ảnh hiển vi hiển thị vùng khuếch tán polysilicon 2.4 Thực layout tế bào SRAM 2.4.1 Vẽ sơ đồ nguyên lý Theo tìm hiểu phần SRAM nhóm thực vẽ tế bào SRAM 6T (6 transistor) Ta có mạch nguyên lý tế bào SRAM 6T sau: Nhóm Page 20 Bài tập lớn môn: Thiết kế hệ thống VLSI Hình 2.13: Cell SRAM 6T Mạch sử dụng transistor PMOS transistor NMOS, thực bước như sau: B1: Vào file -> new library -> tên thư viện cần tạo (VD: SRAM6T_2) B2: Vào Cell -> new cell -> chọn schemactic điền tên: SRAM6T_2 B3: Vào component để chọn thành phần phù hợp với thiết kế Với mạch này, thành phần cần có NMOS, PMOS, GND, VDD NODE sau: Hình 2.14: Các thành phần component schemactic B4: Đặt vị trí thành phần vị trí chuẩn bị nối dây - Cách nối dây: Bấm chuột trái vào thành phần ( điểm đầu) để lên ô vuông màu trắng bao quanh, sau bấm giữ chuột phải, di chuyển đến điểm cần nối Nhóm Page 21 Bài tập lớn môn: Thiết kế hệ thống VLSI - Các thao tác khác sử dụng phím tắt như: Ctrl+ G: xem chế độ lưới, Ctrl + J để xoay linh kiện, Ctrl + M để copy,… - Sau thực thao tác nối dây, ta có sơ đồ sau: Hình 2.14: Sơ đồ cell SRAM 6T Electric 2.4.2 Thiết kế layout cell SRAM 6T Khi hoàn tất công việc thiết kế schematic, thời điểm để đến bước thiết kế layout Ta thực bước layout cell SRAM6T sau: B1: Ctrl + N new cell để thêm cell -> chọn layout B2: Viết tên layout cần tạo: SRAM6T B3: Bấm vào component để thấy thành phần mạch - Trong Electric, với component mocmos hỗ trợ thành phần có sẵn nmos, pmos, nwell, pwell, metal-active,… - Nmos: có kí hiệu hình polisilicon (màu hồng) ngang qua n-diffuson(màu xanh cây) bao quanh dấu chấm màu vàng - Layout transistor nmos sau: Nhóm Page 22 Bài tập lớn môn: Thiết kế hệ thống VLSI Hình 2.15: Layout tranzistor nmos - Chú ý vẽ nwell Electric hỗ trợ việc lớp phải tuân theo quy luật thiết kế, khoảng cách lớp nhỏ có thông báo - Từ schematic hiểu biết cmos, ta thiết kế layout cho cell SRAM6T hình : Hình 2.16: Sơ đồ layout cell SRAM 6T Nhóm Page 23 Bài tập lớn môn: Thiết kế hệ thống VLSI Hình 2.17: Sơ đồ layout cell SRAM 8T Nhóm Page 24 Bài tập lớn môn: Thiết kế hệ thống VLSI CHƯƠNG III: KẾT LUẬN Electric phần mềm mã nguồn mở dùng để thiết kế layout cho mạch tích hợp Trong trình tìm hiểu phần mềm, ta thấy có ưu điểm khuyết điểm sau: - Ưu điểm: + Dễ cài đặt: cài đặt cách đơn giản hệ điều hành windows linux + Dễ sử dụng: Phần mềm có giao diện tương đối thân thiện với người sử dụng, thao tác phần mềm đơn giản với cách nối dây thông minh, tự động check DRC, + Hỗ trợ nhiều công nghệ thiết kế: Trong electric hỗ trợ nhiều công cụ thiết kế cho phép người sử dụng lựa chọn công nghệ thích hợp, nhiên công nghệ thường lựa chọn nhiều mocmos hỗ trợ đầy đủ component cho việc thiết kế - Nhược điểm: Nhược điểm lớn electric so với phần mềm thiết kế VLSI khác cadance, synopsys, không hỗ phần mô chưa hỗ trợ nhiều, nên khả phân tích triệt để hoạt động hệ thống thiết kế Sau hoàn thành tập lớn, nhóm tìm hiểu SRAM như: khái niện liên quan, kiến trúc SRAM, cấu trúc cell SRAM (6T), Kết đạt nhóm hoàn thành mục tiêu tập lớn, thiết kế layout cell SRAM cụ thể cell SRAM 6T 8T Do thời gian tìm hiểu, kiến thức hạn chế nên nhiều sai sót qua trình thực mong quan tâm đóng góp ý kiến thầy bạn để chúng em hoàn thành tốt tập hoàn thiện kiến thức Xin chân thành cảm ơn ! Hà Nội, ngày 15 tháng năm 2013 Nhóm sinh viên thục Nhóm Page 25 Bài tập lớn môn: Thiết kế hệ thống VLSI TÀI LIỆU THAM KHẢO [1]- Neil H E Weste and David Harris, CMOS VLSI Design: A Circuits and Systems Perspective, 3rd edition, Pearson Education, Inc., 2005 [2]- http://www.sciencedirect.com/ [3]- https://www.google.com.vn/ Nhóm Page 26 [...]... transistor đơn 2.3 Thiết kế vật lý Tế bào SRAM yêu cầu sắp đặt thông minh để đặt được mật độ tốt Một thiết kế truyền thống đã được sử dụng cho đến khi thế hệ 90nm ra đời Nhóm 7 Page 17 Bài tập lớn môn: Thiết kế hệ thống VLSI Hình 2.8: Sơ đồ thanh của tế bào SRAM 6T Hình 2.9: Nhiều tế bào SRAM 6T Hình 2.8 thể hiện thể hiện sơ đồ thanh của một tế bào SRAM 6T truyền thông Các tế bào được thiết kế để được nhân... tập lớn môn: Thiết kế hệ thống VLSI Hình 2.17: Sơ đồ layout cell SRAM 8T Nhóm 7 Page 24 Bài tập lớn môn: Thiết kế hệ thống VLSI CHƯƠNG III: KẾT LUẬN Electric là phần mềm mã nguồn mở dùng để thiết kế layout cho các mạch tích hợp Trong quá trình tìm hiểu về phần mềm, ta thấy nó có những ưu điểm và khuyết điểm như sau: - Ưu điểm: + Dễ cài đặt: có thể cài đặt một cách đơn giản trên cả hệ điều hành windows... tự động check DRC, + Hỗ trợ nhiều công nghệ thiết kế: Trong electric hỗ trợ nhiều công cụ thiết kế cho phép người sử dụng có thể lựa chọn những công nghệ thích hợp, tuy nhiên công nghệ thường được lựa chọn nhiều nhất là mocmos vì nó hỗ trợ khá đầy đủ các component cho việc thiết kế - Nhược điểm: Nhược điểm lớn nhất của electric so với các phần mềm thiết kế VLSI khác như cadance, synopsys, là không... môn: Thiết kế hệ thống VLSI - Các thao tác khác có thể sử dụng bằng phím tắt như: Ctrl+ G: xem ở chế độ lưới, Ctrl + J để xoay linh kiện, Ctrl + M để copy,… - Sau khi thực hiện thao tác nối dây, ta có sơ đồ như sau: Hình 2.14: Sơ đồ cell SRAM 6T trong Electric 2.4.2 Thiết kế và layout cell SRAM 6T Khi đã hoàn tất công việc thiết kế schematic, bây giờ là thời điểm để đến bước tiếp theo là thiết kế layout... môn: Thiết kế hệ thống VLSI Hình 2.15: Layout cơ bản của 1 tranzistor nmos - Chú ý là khi vẽ các nwell thì Electric đã hỗ trợ việc các lớp phải tuân theo quy luật thiết kế, nếu khoảng cách giữa các lớp nhỏ hơn thì sẽ có thông báo - Từ schematic và các hiểu biết về cmos, ta có thể thiết kế được layout cho cell SRAM6T như hình dưới : Hình 2.16: Sơ đồ layout cell SRAM 6T Nhóm 7 Page 23 Bài tập lớn môn: Thiết. .. của RAM đều có một địa chỉ Thông thường, mỗi ô nhớ là một byte (8 bit), tuy nhiên hệ thống lại có thể đọc ra hay ghi vào nhiều byte (2, 4, 8 byte) Nhóm 7 Page 11 Bài tập lớn môn: Thiết kế hệ thống VLSI RAM khác biệt với các thiết bị bộ nhớ tuần tự (sequential memory device) chẳng hạn như các băng từ, đĩa; mà các loại thiết bị này bắt buộc máy tính phải di chuyển cơ học một cách tuần tự để truy cập... một số liên kết khuếch tán duy nhất để các dòng bit được dùng chung giữa một đôi của các tế bào Điều này làm giảm một nửa điện dung Nhóm 7 Page 18 Bài tập lớn môn: Thiết kế hệ thống VLSI khuếch tán, và do đó làm giảm sự trễ xả bitline Các wordline được chạy trong cả metal1 và polysilicon Hình 2.10: Layout tế bào SRAM 6T Hình 2.10 cho thấy một tế bào cố định 26x45 , tuân theo quy tắc thiết kế MOSIS sub-micron... của các transistor Một layout khác sử dụng khuếch tán nhỏ nhất cho hai transistor NMOS và tỉ lệ beta bằng 1 Nhóm 7 Page 19 Bài tập lớn môn: Thiết kế hệ thống VLSI Hình 2.11: Quang khắc của tế bào SRAM 6T Hình 2.12: Thế hệ thu nhỏ SRAM Hình 2.12 cho thấy năm thế hệ thu nhỏ SRAM, các ảnh hiển vi hiển thị các vùng khuếch tán và polysilicon 2.4 Thực hiện layout tế bào SRAM 2.4.1 Vẽ sơ đồ nguyên lý Theo... như sau: Nhóm 7 Page 20 Bài tập lớn môn: Thiết kế hệ thống VLSI Hình 2.13: Cell SRAM 6T Mạch sử dụng 2 transistor PMOS và 4 transistor NMOS, thực hiện các bước như như sau: B1: Vào file -> new library -> tên thư viện cần tạo (VD: SRAM6T_2) B2: Vào Cell -> new cell -> chọn schemactic và điền tên: SRAM6T_2 B3: Vào component để chọn các thành phần phù hợp với thiết kế Với mạch này, các thành phần cần có...Bài tập lớn môn: Thiết kế hệ thống VLSI Hình 1.11: The Slidebar Jobs: Thể hiện trạng thái các công việc mà Electric đang thực CHƯƠNG II: THỰC HIỆN THIẾT KẾ VÀ LAYOUT MỘT Ô NHỚ SRAM 1.1 Sơ lược về RAM RAM (Random Access Memory) là một loại bộ nhớ RAM được gọi là bộ nhớ truy xuất ngẫu nhiên ... tập lớn môn: Thiết kế hệ thống VLSI  Components menu: thể node arc công nghệ thiết kế sử dụng Ô popup menu đỉnh cho phép bạn thay đổi công nghệ thiết kế nhìn thấy node arc công nghệ tương ứng... kết nối tới node Đây điểm khác biệt so với công cụ hỗ trợ thiết kế mạch tích hợp khác magic cadence – phần mềm thường thiết kế lớp wafer Phần mềm thiết kế hệ thống VLSI phần mềm mã nguồn mở thiết. .. Library cell thiết kế Phần Erors chứa dòng thông báo có lỗi trình thiết kế lỗi vi phạm luật thiết kế kiểm tra DRC Hình 1.10: The Cell Explorer Nhóm Page 10 Bài tập lớn môn: Thiết kế hệ thống VLSI Hình