Thiết kế số với vi mạch logic khả trình FPGA

Chuyên đề Thiết kế số với vi mạch logic khả trình FPGA Giảng viên: TS Huỳnh Việt Thắng Đà Nẵng, 01/2021 Nội dung môn học Giới thiệu chung công nghệ IC khả trình Thiết kế dùng IC khả trình Xilinx Cơ sở thiết kế mạch số hệ thống số Ngôn ngữ mô tả phần cứng VHDL Các thực hành kit FPGA Xilinx Các vấn đề khác Tổng kết Tài liệu tham khảo Tham khảo chính: 1) Slide giảng (Lưu hành nội bộ) Có thể đọc thêm: 2) Học viện KTQS, Thiết kế logic số, Tài liệu lưu hành nội bộ, 2011 3) Tống Văn On, Nguyên lý mạch tích hợp: Tập - Lập trình ASIC, NXB Lao động xã hội, 2005 4) Peter J Ashenden, The VHDL Cookbook 5) Douglas L Perry, VHDL Programming by Example, 4th Edition (2002) 6) Nguyễn Quốc Tuấn, Giáo trình Ngơn ngữ VHDL để thiết kế vi mạch, NXB Đại học quốc gia TP.HCM, 2002 7) Tống Văn On, Thiết kế mạch số với VHDL Verilog (2 tập), NXB Lao động xã hội, 2007 8) Pong P Chu, RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Salability 9) Pong P Chu, FPGA Prototyping by VHDL Examples: Xilinx Spartan-3 Version, 2008 10) Pong P Chu, FPGA Prototyping by Verilog Examples: Xilinx Spartan-3 Version, 2008 11) Huỳnh Việt Thắng, Seminar Ứng dụng FPGA thực thi ứng dụng xử lý tín hiệu học máy, Khoa ĐTVT, 2016 12) Các tài liệu tham khảo sưu tầm Internet Lời cảm ơn Trân trọng cảm ơn PGS.TS Phạm Ngọc Nam, Viện Điện Tử Viễn Thông, Trường Đại học Bách khoa Hà Nội cho phép tham khảo sử dụng giảng Thầy! About your lecturer • Bộ mơn Kỹ thuật Điện Tử, khoa ĐTVT, Đại học Bách Khoa Đà Nẵng  Office: Khu C, ĐHBK ĐN; Email: thanghv@dut.udn.vn; (thang143@gmail.com) • Research Interests  Reconfigurable computing (computing with FPGA)  Machine learning (Neural Networks) & Applications  Edge Computing on Embedded Devices • Education  06/2003: Kỹ sư, Khoa ĐTVT, ĐHBK – ĐHĐN (1998-2003)  12/2007: Thạc sĩ kỹ thuật chuyên ngành Điện Tử, ĐHBK – ĐHĐN  Thesis: “Implementation of a Network-on-Chip on FPGA”, Thực Network-on-Chip FPGA  07/2012: Tiến sĩ kỹ thuật chuyên ngành Điện-Điện tử, ĐH Kỹ thuật Graz (TU Graz), Cộng hòa Áo (Austria)  Thesis: “Efficient floating-point Implementation of Signal Processing Algorithms on Reconfigurable Hardware”, Thực hiệu thuật tốn xử lý tín hiệu dấu phẩy động phần cứng cấu hình lại Nội dung môn học Giới thiệu chung cơng nghệ IC khả trình Thiết kế dùng IC khả trình Xilinx Cơ sở thiết kế mạch số hệ thống số Ngôn ngữ mô tả phần cứng VHDL Các thực hành kit FPGA Xilinx Giới thiệu vài ứng dụng lĩnh vực tính tốn cấu hình lại (Reconfigurable Computing) Các vấn đề khác Nội dung môn học Giới thiệu chung công nghệ IC khả trình • • • • • Các bước thiết kế VLSI Các bước thiết kế vật lý Các công nghệ dùng thiết kế Công nghệ IC khả trình Ứng dụng cơng nghệ IC khả trình Thiết kế dùng IC khả trình Xilinx Thiết kế số Ngôn ngữ mô tả phần cứng VHDL Giới thiệu vài ứng dụng lĩnh vực tính tốn cấu hình lại (Reconfigurable Computing) Nội dung mơn học Giới thiệu chung cơng nghệ IC khả trình • • • • • Các bước thiết kế VLSI Các bước thiết kế vật lý Các công nghệ dùng thiết kế Công nghệ IC khả trình Ứng dụng cơng nghệ IC khả trình Thiết kế dùng IC khả trình Xilinx Thiết kế số Ngôn ngữ mô tả phần cứng VHDL Giới thiệu vài ứng dụng lĩnh vực tính tốn cấu hình lại (Reconfigurable Computing) Đặt vấn đề • Ví dụ: Thiết kế chạy đĩa DVD Các bước thiết kế VLSI (1/9) 10 System Specification Circuit Design Architectural Design Physical Design Functional Design Fabrication Logic Design Packaging Interesting topics in the field of Reconfigurable Computing (FPGA) • FPGA-based Embedded System Design  Xilinx MicroBlaze: 32-bit soft core configurable processor  EDK (Embedded Development KIT) • Partial Reconfiguration • Dynamically Reconfiguration • High Performance Computing (HPC)  Tính tốn hiệu cao • Network-on-Chip (NoC) implementation on FPGA • Machine Learning & Signal Processing Algorithms on FPGAs  Artificial Neural Networks  Support Vector Machines • Hybrid Reconfigurable Processors 299 MicroBlaze 300 MicroBlaze (cont.) 301 Network-on-Chip: Bối cảnh đời • SoC (System on Chip) MPSoC (Multi Processor SoC) khiến cho lượng liệu trao đổi tăng lên nhanh chóng • Các kiến trúc truyền liệu truyền thống (Point-to-Point, Bus, Multi-Bus) bộc lộ nhiều hạn chế • Cần kiến trúc truyền thông hiệu cho thiết kế SoC MPSoC ?  Network-on-Chip (Mạng Chíp)  Ứng dụng mơ hình mạng máy tính thiết kế kiến trúc truyền thơng cho chíp  Thực thử nghiệm FPGA 302 Network-on-Chip: BASIC NoC (2007) • BASIC NoC thực KIT Spartan-3E XC3S500E (60% tài ngun) • Xung clock: 50 MHz; Băng thơng link: 100 Mbps • Tham khảo: Huynh Viet Thang; Pham Ngoc Nam, "Prototyping of a Network-on-Chip on Spartan 3E FPGA,“ IEEE-ICCE 2008 303 Signal Processing & Machine Learning Applications on FPGA • • • • 304 High performance floating-point operators on FPGA Image Processing Algorithms on FPGA Neural Network on FPGA Support Vector Machine Hybrid Reconfigurable CPUs 305 Một vài ứng dụng FPGA • Chuyển đổi khơng gian màu (RGB-YCbCr conversion) • Tách biên ảnh (Edge detection) • Nhận dạng chữ số viết tay Artificial Neural Network (mạng nơ-ron nhân tạo) FPGA • Thiết kế thực thi mạng nơ-ron sâu (Deep Neural Network) FPGA 30 Biến đổi không gian màu (RGB-YCbCr conversion) với FPGA + nhanh 75x + chất lượng chấp nhận 30 Tách biên ảnh (Edge Detection) MATLAB Simulink + Xilinx System Generator (XSG) for DSP XSG 30 Mạng nơ-ron nhân tạo FPGA ứng dụng nhận dạng ANN IP core 2-layer feedforward neural network, 22 neurons, for Handwritten Digit Recognition with MNIST database30 Thực mạng nơ-ron nhân tạo FPGA: Lõi IP ANN • Mạng neural lan truyền thẳng lớp  20 đầu vào, 12 neuron lớp ẩn, 10 neuron lớp • Ứng dụng nhận dạng chữ số viết tay • Huấn luyện với CSDL MNIST  60.000 mẫu huấn luyện, 10.000 mẫu kiểm tra • Tổng hợp kiểm tra FPGA Virtex-5 XC5VLX-110T  Tần số tối đa: fmax = 205 MHz  Sử dụng 28.340 slices / 69.120 (41%) tài nguyên phần cứng FPGA • • • • Định dạng liệu: số thực dấu phẩy động bán xác (16-bit) Cho tỉ lệ nhận dạng > 90% Tốc độ nhận dạng: ~ 8.0 micro-second / mẫu Khả học: phát triển 310 Lõi IP ANN 2017 Tham khảo tại: https://sites.google.com/site/hvthangete/research/ann A customizable hardware architecture for multilayer ANNs on FPGAs + Design and develop the ANN IP core architecture with VHDL + Design on PC the ANN model, then train the handwritten digit images (using MNIST database) off-line with MATLAB to have the optimal weights + Map the designed ANN (VHDL) with (hard-coded on-chip) optimal weights onto FPGA and synthesize to have the ANN IP core + Connect the ANN IP core to the 32-bit MicroBlaze embedded processor via PLB and perform recognition with input data fed from PC via UART interface + ANN IP core architecture: 784-12-12-10 (1 input layer, hidden layers, output layer) + Number format used for weight storage and ANN computation: IEEE-compliant 16-bit half precision floating-point format Database and Recognition rate + MNIST database [1]: 60.000 images for training, 10.000 images for testing, 28x28 grayscale image + Recognition rate: 94.13% (9413 correctly recognized samples /10000 test samples) Hardware platform and Execution Performance + Platform: Xilinx Virtex-5 XC5VLX-110T, MicroBlaze with PLB + fmax = 193 MHz (ISE synthesis report) + IP core Latency = 10643 clock cycles per MNIST image (28x28 = 784 pixels) + Running on MicroBlaze at a clock rate of 100MHz 311 Các báo tham khảo • Trần Nhật Tin, Lê Thanh Lâm, Huỳnh Việt Thắng, “Implementation of an edge detection module on FPGA”, UDN Journal of Science and Technology, vol 82, no 1, pp 25-28, 2014 • Huynh, Thang Viet, "Design space exploration for a single-FPGA handwritten digit recognition system," 2014 IEEE Fifth International Conference on Communications and Electronics (ICCE), pp.291-296, July 30 2014 - Aug.1 2014 • Nguyễn Thị Kim Anh, Nguyễn Trường Thọ, Huỳnh Việt Thắng, “Về kiến trúc mạng nơ-ron nhân tạo FPGA ứng dụng nhận dạng chữ số viết tay”, Hội thảo Quốc gia Điện tử, Truyền thông CNTT - REV-ECIT, 10-11/12/2015, trang 253-256, ISBN: 978-604-67-0635-9 • Huynh Minh Vu, Huynh Viet Thang, “A Customized Hardware Architecture for Multi-Layer Artificial Neural Networks on FPGA”, 4th International Conference on Information System Design and Intelligent Applications (Springer), 2017 • Thang Viet Huynh, “Deep Neural Network Accelerator based on FPGA”, in Proceeding of the 4th NAFOSTED Conference on Information and Computer Science (NICS) 2017, IEEE, p 254257, Hanoi, Vietnam 312 Lời cảm ơn Chân thành cảm ơn anh/chị sinh viên học viên cao học tham gia thực đề tài liên quan: •Trần Nhật Tin (09ĐT), Lê Thanh Lâm (09ĐT), năm 2014 •Nguyễn Trường Thọ (10ĐT), Nguyễn Minh Hùng (10ĐT), năm 2015 •Nguyễn Thị Kim Anh (CH KTĐT K28), năm 2015 •Huỳnh Minh Vũ (CH KTĐT K31), năm 2017 31 ... IC khả trình • • • • • Các bước thiết kế VLSI Các bước thiết kế vật lý Các công nghệ dùng thiết kế Công nghệ IC khả trình Ứng dụng cơng nghệ IC khả trình Thiết kế dùng IC khả trình Xilinx Thiết. .. • • Các bước thiết kế VLSI Các bước thiết kế vật lý Các công nghệ dùng thiết kế Công nghệ IC khả trình Ứng dụng cơng nghệ IC khả trình Thiết kế dùng IC khả trình Xilinx Thiết kế số Ngôn ngữ mô... IC khả trình • • • • • Các bước thiết kế VLSI Các bước thiết kế vật lý Các công nghệ dùng thiết kế Cơng nghệ IC khả trình Ứng dụng cơng nghệ IC khả trình Thiết kế dùng IC khả trình Xilinx Thiết