Thiết kế dùng vi mạch logic khả trình sử dụng ngôn ngữ lập trình VHDL. Tài liệu này gồm các phần: 1. Giới thiệu chung về công nghệ IC khả trình 2. Thiết kế dùng IC khả trình của Xilinx 3. Thiết kế số 4. Ngôn ngữ mô tả phần cứng VHDL
Thiết kế dùng vi mạch logic khả trình Giảng viên: TS Phạm Ngọc Nam © DHBK 2006 About your lecturer • Bộ môn kỹ thuật điện tử tin học, ĐHBK Hà nội Office: C9-401 Email: pnnam-fet@mail.hut.edu.vn • Research: FPGA, PSoC, embedded systems Trí tuệ nhân tạo • Education: K37 điện tử-ĐHBK Hà nội (1997) Master trí tuệ nhân tạo 1999, Đại học K.U Leuven, vương quốc Bỉ Đề tài: Nhận dạng chữ viết tay Tiến sỹ kỹ thuật chuyên ngành điện tử-tin học, 9/ 2004, Đại học K.U Leuven, Vương Quốc Bỉ Đề tài: quản lý chất lượng dịch vụ ứng dụng đa phương tiện tiên tiến © DHBK 2006 Nội dung môn học Giới thiệu chung công nghệ IC khả trình Thiết kế dùng IC khả trình Xilinx Thiết kế số Ngôn ngữ mô tả phần cứng VHDL © DHBK 2006 Nội dung môn học Giới thiệu chung công nghệ IC khả trình • • • • • Các bước thiết kế VLSI Các bước thiết kế vật lý Các công nghệ dùng thiết kế Công nghệ IC khả trình Ứng dụng công nghệ IC khả trình Thiết kế dùng IC khả trình Xilinx Thiết kế số Ngôn ngữ mô tả phần cứng VHDL © DHBK 2006 Nội dung môn học Giới thiệu chung công nghệ IC khả trình • • • • • Các bước thiết kế VLSI Các bước thiết kế vật lý Các công nghệ dùng thiết kế Công nghệ IC khả trình Ứng dụng công nghệ IC khả trình Thiết kế dùng IC khả trình Xilinx Thiết kế số Ngôn ngữ mô tả phần cứng VHDL © DHBK 2006 Đặt vấn đề • Ví dụ: Thiết kế chạy đĩa DVD © DHBK 2006 Các bước thiết kế VLSI (1/9) System Specification Circuit Design Architectural Design Physical Design Functional Design Fabrication Logic Design Packaging © DHBK 2006 Các bước thiết kế VLSI (2/9) System Specification – Xác định kích thước, tốc độ, công suất chức hệ thống Architectural Design – Xác định kiến trúc hệ thống: ví dụ: RISC/CISC, số lượng ALU, kích thước nhớ cache Việc xác định kiến trúc giúp cho việc ước lượng tốc độ xử lý hệ thống, kích thước chip, công suất tiêu thụ … © DHBK 2006 Các bước thiết kế VLSI (3/9) Functional Design – Xác định khối chức kết nối khối Chưa cần xác định chi tiết cách thức thực khối © DHBK 2006 Các bước thiết kế VLSI (4/9) Logic Design – Thiết kế logic, ví dụ: thiết kế mạch logic tổ hợp, logic dãy, ALU, khối điều khiển… Kết bước thiết kế mô tả RTL (Register Transfer Level) RTL biểu diễn ngôn ngữ mô tả phần cứng HDL (Hardware Description Language), e.g., VHDL and Verilog X = (AB+CD)(E+F) Y= (A(B+C) + Z + D) 10 © DHBK 2006 4.5 Các cấu trúc PROCESS(a) variable int_a : integer; BEGIN int_a := a; FOR i IN TO max_limit LOOP IF (int_a [...]... nghệ dùng trong thiết kế Công nghệ IC khả trình Ứng dụng của công nghệ IC khả trình 1 Thiết kế dùng IC khả trình của Xilinx 2 Thiết kế số 3 Ngôn ngữ mô tả phần cứng VHDL 24 © DHBK 2006 Các công nghệ dùng trong thiết kế • Full-Custom ASICs (Application specific IC) Các khối logic (logic cells) và các lớp mặt nạ không được thiết kế sẵn mà do người thiết kế thiết kế • Semicustom ASICs Các khối logic. .. DHBK 2006 Nội dung môn học 1 Giới thiệu chung về công nghệ IC khả trình • • • • • Các bước thiết kế VLSI Các bước thiết kế vật lý Các công nghệ dùng trong thiết kế Công nghệ IC khả trình Ứng dụng của công nghệ IC khả trình 1 Thiết kế dùng IC khả trình của Xilinx 2 Thiết kế số 3 Ngôn ngữ mô tả phần cứng VHDL 31 © DHBK 2006 Công nghệ IC khả trình • Realisation as AND-OR: F1=xy+xy’z+x’yz • Realisation... VLSI Các bước thiết kế vật lý Các công nghệ dùng trong thiết kế Công nghệ IC khả trình Ứng dụng của công nghệ IC khả trình 1 Thiết kế dùng IC khả trình của Xilinx 2 Thiết kế số 3 Ngôn ngữ mô tả phần cứng VHDL 17 © DHBK 2006 Các bước thiết kế vật lý (1/6) Circuit Partitioning Floorplanning & Placement Routing Layout Compaction Extraction and Verification 18 © DHBK 2006 Các bước thiết kế vật lý (2/6)... ASICs Các khối logic ( logic cells) được thiết kế sẵn (được định nghĩa trong thư vi n cell) và các lớp mặt nạ được thiết kế bởi người thiết kế 2 loại: Standard-cell based and Gate-array-based ASICs • Các linh kiện logic khả trình (Programmable logic devices) Tất cả các khối logic được thiết kế sẵn và không cần phải thiết kế lớp mặt nạ nào Types: PLD (Programmable Logic Device) and FPGA (Field... công nghệ dùng trong thiết kế Full-Custom ASIC • Full-Custom ASICs Đối với mỗi một chip ASIC, người thiết kế phải thiết kế toàn bộ các khối logic, mạch điện, layout Full-custom ICs là loại đắt nhất để chế tạo và thiết kế Thời gian chế tạo 1 IC (không kể thời gian thiết kế) là 8 tuần Dùng khi: Không có các khối logic có sẵn trong thư vi n Các khối logic hiện có không đủ nhanh Các khối logic hiện... Các khối logic hiện có tiêu thụ công suất lớn Chíp ASIC cần thiết kế quá đặc biệt dẫn tới nhiều mạch phải được thiết kế một cách tuỳ biến 26 © DHBK 2006 Các công nghệ dùng trong thiết kế Full-Custom ASIC 27 © DHBK 2006 Các công nghệ dùng trong thiết kế Cell-based ASIC • Cell-Based ASIC (CBIC) sử dụng các khối logic được thiết kế sẵn (cổng AND, OR gates, multiplexers, flipflops, ) Vùng khối logic chuẩn... gồm các hàng khối logic chuẩn Vùng khối logic chuẩn có thể kết hợp với các khối khác lớn hơn cũng được thiết kế sẵn như vi điều khiển, vi xử lý, các khối này được gọi là megacell 28 © DHBK 2006 Các công nghệ dùng trong thiết kế Cell-based ASIC • Đặc điểm: Các khối tuỳ biến có thể được nhúng vào chip ASIC Người thiết kế ASIC chỉ phải định nghĩa vị trí đặt các khối logic chuẩn và kết nối giữa các khối... của CBIC có thể được tự do thiết kế Thời gian chế tạo là 8 tuần 29 © DHBK 2006 Các công nghệ dùng trong thiết kế Gate-Array-Based ASICs • Bao gồm một mảng 2 chiều các cổng logic giống hệt nhau (ví dụ các cổng NAND) được xác định sẵn trên phiến silic • Các cổng logic được nối với nhau bới các lớp kết nối Vi c kết nối giữa các cổng được thực hiện bới mặt nạ do người thiết kế tạo ra • Thời gian chế tạo...© DHBK 2006 Các bước thiết kế VLSI (5/9) Circuit Design – Thiết kế mạch bao gồm các cổng logic, transistors và các kết nối Kết quả thu được từ bước thiết kế này là một netlist 11 © DHBK 2006 Các bước thiết kế VLSI (6/9) • Net list: net1: top.in1 i1.in net2: i1.out xxx.B topin1: top.n1 xxx.xin1 topin2: top.n2 xxx.xin2... F1 32 F1 © DHBK 2006 Công nghệ IC khả trình Programmable logic array • PLA Input And plane Or plane 33 Programmable Output © DHBK 2006 • PLA 34 Công nghệ IC khả trình Programmable logic array © DHBK 2006 Công nghệ IC khả trình Programmable Array Logic • PAL Input And plane Programmable Fixed Or plane 35 Output © DHBK 2006 36 Công nghệ IC khả trình Programmable Array Logic