bài tiểu luận cao học tim hiểu về bộbieesns đổi tương tự số

Tính toán mạch điện tử Cao học 2001 lời nói đầu Với những u điểm hơn hẳn của tín hiệu số so với tín hiệu tơng tự nh khả năng chống sai số(lỗi), sửa sai số hiệu quả, khả năng tích hợp lớn của các thiết bị nên xu hớng số hoá ngày càng phát triển mạnh mẽ. Ngày này trong các mạng viễn thông đang tồn tại song song cả hai hệ thống tơng tự và hệ thống số, do đó cần phải có quá trình biến đổi tín hiệu tơng tự sang số và ngợc lại số tơng tự. Các quá trình đó đợc thực hiện bởi các bộ biến đổi tơng tự số(ADC Analog to Digital Converter) và bộ biến đổi số tơng tự(DAC Digital to Analog Converter). Bài tiểu luận này trình bày ngắn gọn các bộ biến đổi tín hiệu tơng tự sang số, và một số loại sai số thờng xảy ra trong quá trình biến đổi đó cùng với phơng pháp kiểm tra. 1. Giới thiệu. 1 Tính toán mạch điện tử Cao học 2001 Các bộ biến đổi tơng tự- số, thờng nó tới là A/D (ADC) có vai trò ngày càng quan trọng trong việc trang bị máy đo trong những năm qua. Có khi chức năng quan trọng của máy đo cơ bản nh là vôn mét số, bây giờ ADC năm trong trung tâm nhiều dụng cụ phức tạp nh ôxylô và bộ phân tích phổ. Trong nhiều trờng hợp đặc tính bên ngoài của dụng cụ bị hạn chế bởi chỉ tiêu chất lợng bên trong bộ biến đổi A/D. Càng có sự quan trọng của ADC đối với máy đo đã đợc thực hiện bởi cộng nghệ mạch tổ hợp (IC) chỉ tiêu chất lợng cao. Nó cho phép bộ biến đổi tốc độ cao và độ phân giải cao hơn đợc thiết kế, sản xuất và bán với giá phù hợp. Công nghệ IC tiên tiến quan trọng ngang bằng cho phép bộ vi xử lý khả năng xử lý tín hiệu số nhanh mà cần thiết trong việc cung cấp sự thay đổi giá thấp từ dữ liệu gốc tạo ra bởi ADC đến kết quả máy đo. Chức năng cơ bản của bộ biến đổi A/D là biến đổi giá trị tơng tự ( điển hình biểu diễn bởi điện áp) thành các bít nhị phân mà cho phép tính xấp xỉ tốt đối với giá trị tơng tự . Về quan niệm nhận thức ( Nếu khong nói về vật lý học), sự xử lý nay có thể đợc xem nh là tạo ra tỷ số giữa tín hiệu điện áp vào và điện áp tham chiếu đã biết V ref sau đó làm tròn kết quả tới gần giá trị nguyên nhị phân n-bít nhất. Về mặt toán học, quá trình xử lý có thể đợc biểu diễn bởi : = n ref in V V rndD 2 (1) Trong đó V in là trị số tơng tự ( ở đây giả định cho phép dải từ 0 đến V ref ), D là từ ở đâu ra dữ liệu, và n là độ phân giải của bộ biến đổi ( số các bít trong D). Hàm rnd đại diện cho sự làm tròn của các từ trong dấu ngoặc đối với giá trị nguyên gần nhất. Một cách điển hình, điện áp thám chiếu đợc sinh ra bên trong bởi bộ biến đổi có tính cách thơng mại. Trong các trờng hợp nó đợc bên ngoài cung cấp. Còn trờng hợp khác điện áp tham chiếu cần phải đạt tới dải đâu vào trong phạm vi đây đủ của bộ biến đổi. 2. Bộ biến đổi t ơng tự số tích phân (Integrating Analog-to-Digital Converters). Bộ biến đổi ADC tích hợp đợc dùng khi yêu cầu độ phân giải rất cao tại tốc độ lấy mẫu tơng đối thấp. Nó làm chức năng bằng cách tích hợp (lấy trung bình) tín hiệu đầu vào qua chu kỳ thời gian đợc chọn và vì thế thờng sử dụng cho công tác đo các điện áp DC. Sự lấy trung bình có hiệu ứng của suy giảm nhiễu ở đầu vào. Nếu thời gian trung bình đợc chọn làm một hoặc nhiều chu kỳ đờng dây điện lực(power line cycles), giao diện đờng dây điện lực đợc loại bỏ từ phép đo. Nó đợc ứng dụng rọng rãi ở trong vôn mét số, mà nó lợi dụng độ phân giải tiếp sóng (receptional), tuyến tính, tính ổn định, và cách loại trừ nhiễu của Cấu trúc tích phân. 2.1.Cấu trúc hai s ờn dốc(Dual Slope Architecture). Phơng pháp hai sờn dốc có lẽ đợc sử dụng kiến trúc A/D tích phân một cách rộng rãi nhất (hình 1). Có hai nửa chu kỳ, dựa vào đây có sờn dốclên và sờn 2 Tính toán mạch điện tử Cao học 2001 dốcxuống. Tín hiệu vào đợc tích hợp trong thời gian sờn dốclên đối với thời gian ấn định. Sau đó tham chiếu của tín hiệu ngợc đợc tích hợp trong thời gian sờn dốc xuống để biến đổi đầu vào bộ tích phân thành zero. Thời gian cần thiết cho sờn dốc xuống tỷ lệ với trị số đầu vào và là đầu ra của ADC. Về mặt toán học, chu trình sờn dốclên có thể đợc trình bảy nh sau: RC VT V inup p = (2) Hình 1. Sơ đồ khối ADC hai sờn dốc đơn giản. Hình 2. Dạng sóng ADC hai sờn dốc điển hình. Trong khi đó V p là giá trị đỉnh đạt tại đầu ra bộ tích phân trong thời gian sờn dốc lên, T up đợc biết là thời gian tích hợp sờn dốc lên, V in là tín hiệu đầu vào, R và C là giá trị thành phần của bộ tích phân. Tơng tự sờn dốcxuống có thể trình bảy bởi: RC VT V refdn p = (3) Trong đó T dn là thời gian không biết trớc của sờn dốcxuống, và V ref là giá trị tham khảo, biểu thức 2 và 3 và giải ra T dn , đầu ra của ADC: ref inup dn V VT T = (4) Chú ý ở đây là V in và V ref luôn luôn là tín hiệu ngợc (Để đảm bảo sự biến đổi thành zero trong bộ tích phân), và do đó T dn luôn luôn là dơng. Có thể trực tiếp thấy ở trong biểu thức (4) rằng R và C không có mặt ở trong T dn . Do đó giá trị của nó không tới hạn. Đây là kết quả của cùng thành phần đã đợc dùng cho cả sờn dốc lên và xuống. Tơng tự, nếu thời gian T up và T dn đợc xác định 3 V out V p V in tích phân V ref tích phân thời gian T up T dn V in + - V ref R C V ra Tính toán mạch điện tử Cao học 2001 bởi chu kỳ đếm của đồng hồ đơn, chu kỳ chính xác của đồng hồ đó sẽ không ảnh h- ởng đến độ chính xác của ADC. Phát biểu lại đầu ra nói tới số chu kỳ của đồng hồ: ref inup dn V NN N = (5) Trong đó N up là số chu kỳ đồng hồ đã đợc ấn định dùng trong sờn dốclên và N dn là số chu kỳ đồng hồ yêu cầu để biến đổi đầu ra bộ tích phân thành 0. Các nguồn sai số điện thế. Rõ ràng từ biểu thức (5) thấy rằng N dn , đầu ra bằng số của ADC, chỉ phụ thuộc vào đầu vào, giá trị tham chiếu, và giá trị không biết trớc N np, , sai số trong V ref sẽ ảnh hởng tới độ chính xác hệ số khuếch đại của ADC, nhng đó là ẩn(implicit) trong những bộ biến đổi. Sai số bù có thể xuất hiện nếu điện áp tại điểm bắt đầu của sờn dốclên khác với điện áp tại điểm cuối của sờn dốcxuống. Nếu bộ so sánh đơn trên đầu ra của bộ tích phân đợc dùng để xác định thời gian đảo (crossing) 0 trong cả hai đờng dốc, sự bù của nó sẽ không quan trọng. Dù thế nào thì sai số bù có thể xẩy ra vì vai trò loại trừ (charge infection) từ công tắc để chọn đầu vào và tham chiếu. Trong ứng dụng vôn mét có độ chính xác rất cao, sự bù này thờng đợc bù bởi chu trình tự trở về không (auto-zero cycle). Tính tuyến tính của bộ biến đổi có thể bị ảnh hởng bởi hiệu ứng nhớ (memory) trong tụ điện của bộ so sánh. Đây là do hiện tợng gọi là hấp thụ điện môi, mà điện tích (charge) đợc hấp thụ một cách hiệu dụng bởi điện môi tụ trong khoảng thời gian lộ sáng(exposure) dài tới một điện áp và sau đó quay tới phiến tụ khi mà điện áp khác đợc sử dụng. Cách lựa chọn vất liệu điện môi có hấp thụ rất thấp dùng để tối thiểu hiệu ứng này. Sự cân đối tốc độ độ phân giải. Thời gian tích hợp sờn dốc lên có thể đợc dùng để xác định chu kỳ đồng hồ một cách chính xác. Dù thế nào thì thời gian để biến đổi đầu ra của bộ tích phân thành 0 không phải là số nguyên thực sự của chu kỳ đồng hồ, khi V in có thể giả định bằng bất kỳ giá trị nào. Thực ra, luôn luôn có sự không chính xác số đếm (count) + - 1 mà N dn có thể diễn tả đợc V in . Độ phân giải của hai sờn dốc ADC có một số đếm (count) trong N max , khi N max là số đếm tích luỹ trong sờn dốc sau khi tích hợp đầu vào có thang độ đầy đủ V in =V ts . Dựa trên biểu thức (5). ref tsup V NN N = max (6) Để cải thiện độ phân giải, N max phải đợc tăng lên. Việc đó có thể làm đợc bằng cách tăng N up , có giá trị hiệu ứng thời gian tăng tuyến tính yêu cầu cho cả hai sờn dốclên và xuống. Hoặc V ref phải giảm, do đó thời gian sờn dốc lên là hằng số thời gain sờn dốc xuống tăng tuyến tính. Mặt khác, độ phân giải tăng yêu cầu sự tăng tuyến tính trong số chu kỳ đồng hồ của sự biến đổi. Giả sử giới hạn thực tiễn ở chu kỳ đồng hồ tối thiểu, độ phân giải tăng tại mức tốn kém trực tiếp của thời gian 4 Tính toán mạch điện tử Cao học 2001 biến đổi. Vấn đề này có ý nghĩa quan trọng có thể đợc làm dịu bớt bằng cách sử dụng cấu trúc đa sờn dốc. 2.2. Cấu trúc đa s ờn dốc (Multislope Architecture). Sơ đồ khối của ADC nhiều sờn dốcđiển hình cho trong hình(3). Nó khác biệt từ phơng pháp hai sờn dốc mà có các điện trở tích hợp lên và xuống riêng biệt, và hơn nữa có giá trị bội số cho các điện trở tích hợp sờn dốc xuống. Sử dụng các điện trở khác nhau cho phần chia sờn dốc lên và xuống giới thiệu khả năng của sai số do sự không thích ứng của điện trở. Hai sờn dốc đợc miễn trừ đối với vấn đề này khi duy nhất điện trở đợc dùng. Dù thế nào thì mạng sơ đồ điện trở chất lợng cao với sự đồng chỉnh nhiệt độ tốt và tính tuyến tính có thể khắc phục sự bất lợi này. Ưu điểm của cấu trúc đa sờn dốc giảm đi tại thời gian biến đổi hoặc tăng lên tại độ phân giải. Sự suy giảm quan trong tại thời gian biến đổi có thể nhận đợc trớc hết bằng cách làm giảm nhỏ đáng kể R up (nối tới V in ). Dòng nạp bộ tích phân sẽ tăng, sử dụng đủ dải động của bộ tích phân trong thời gian nhỏ. Hình 3. Sơ đồ khối ADC Đa sờn dốc Tiếp theo, thời gian yêu cầu cho sờn dốc tại độ phân giải cho trớc có thể đợc giảm bớt bằng cách thực hiện sờn dốc xuống có bội số, mỗi một cái tại dòng thấp liên tiếp (hình 4). Trong ví dụ hình 4, dòng xuống đầu tiền ngợc dấu với đầu vào, và lớn đáng kể mà bộ tích phân sẽ vợt qua 0 nhỏ hơn 10 số đếm(count). Khi đầu ra của bộ tích phân vợt quá 0, dòng đợc tắt tại chuyển tiếp đồng hồ tiếp theo. Lợng mà bộ tích phân quá mức zero dựa trên điện áp đầu vào chính xác. Để số hoá phần còn lại (residue) chính xác, một giây, thấp hơn 10 lần, cần phải chọn dòng sờn dốc xuống ngợc dấu. Một lần nữa độ quá mức tỷ lệ với đầu vào nh- ng bây giờ sẽ có biên độ thấp hơn 10 lần vì sờn dốc thấp hơn. Số đếm (counts) tích luỹ trong pha của sờn dốcxuống này đợc chấp nhận 10 lần thấp hơn. Một lợng không xác định của sờn dốc xuống này có thể đợc ứng dụng liên tiếp, mỗi một ứng dụng này thêm (trong ví dụng này) một chục đối với độ phân giải nhng tạo số phần trăm rất nhỏ đối với toàn bộ thời gian biến đổi. Phơng pháp đa s- ờn dốc(Multislope) có thể đợc thực hiện với một chục bớc trong dộ dốc xuống đã trình bảy ở đây, hoặc với các tỷ số khác. Cho dù tăng thêm trong độ phân giải có thể nhận đợc bằng cách ứng dụng chu kỳ lên của đa sờn dốc(multislope), mà trong đó cả đầu vào và dòng tham chiếu dịch chuyển đợc ứng dụng. Tóm lại phơng pháp 5 V out R up R dn 10 R dn 100R dn V in + - V ref + - V ref + - V ref C V out V p V in /R up tích hợp V ref /R dn tích hợp V ref /10R dn V ref /100R dn thời gian T up T dn1 T dn2 T dn3 . Tính toán mạch điện tử Cao học 2001 đa sờn dốc làm cải thiện một cách ấn tợng trong sự cân đối tốc độ độ phân giải so với cấu trúc hai sờn dốc bình thờng, với mức tốn kém của sự phức tạp và cần thiết cho điện trở đợc thích ứng tốt. Hình 4. Dạng sóng ADC đa sờn dốc điển hình. 3. Bộ biến đổi t ơng tựsố song song (Parallel Analog-To-Digital Converters). ADC song song đợc dùng trong ứng dụng nơi mà cần thiết phải có độ rộng băng và tốc độ lấy mẫu rất cao, cùng với độ phân giải trung bình có thể chấp nhận đợc. Một ứng dụng điển hình là Ôxylô số thời gian thực(real-time), mà có thể thu thập tất cả các thông tin của tín hiệu trong trờng hợp đơn. ADC cũng đợc dùng trong Ôxylô số lặp lại, nhng không cần tốc độ lấy mẫu thời gian thực cao. 3.1.Bộ biến đổi tức thời (Flash Converters). Loại quen thuộc nhất của bộ biến đổi A/D song song là bộ biến đổi tức thời (flash). Gọi nh vậy là vì bộ so sánh đợc ghi thời gian 2 n lấy mẫu dạng sóng một cách đồng thời (trong đó n là độ phân giải bộ biến đổi). Mỗi một bộ so sánh đợc cung cấp với điện áp ngỡng khác nhau, đợc tạo ra bởi bộ chia điện trở từ điện áp tham chiếu bộ biến đổi chính. Các ngỡng này cùng nhau nhảy (span) dải đầu vào của bộ biến đổi. Các bít đầu ra từ các bộ so sánh tạo mã nhiệt kế, gọi nh thế vì nó có thể đợc biểu diễn nh một cột số 1 liên tục ở dới chuỗi 0 tơng tự (hình 6). Sự chuyển tiếp từ 1 đến 0 tuần tự chỉ ra giá trị tín hiệu đầu vào đợc lấy mẫu. Sự chuyển tiếp này có thể tìm thấy với cổng logic bình thờng, kết quả là mã 1 of N (trong đó N=2 n ), khi duy nhất một bít là một. Mã 1 of N sau đó có thể đợc mã hoá thêm với logic thẳng xuôi(straightforword) thành mã nhị phân n bít, là đầu ra mong muốn của bộ biến đổi. Bộ biến đổi tức thời có tốc độ rất là nhanh, khi tốc độ của bộ so sánh đợc ghi thời gian và logic có thể thực sự cao. Điều này làm chúng phù hợp với ứng dụng Ôxylô thời gian thực(real - time oscilloscope). Dù thế nào thì cũng có tồn tại rất nhiều bất lợi. Sự phức tạp của mạch điện tăng nhanh khi độ phân giải bị tăng khi có 2 n bộ so sánh ghi thời gian. Hơn nữa, năng lợng, điện dung đầu vào, điện dung đồng hồ, và phạm vi vật lý của mảng bộ so sánh trên mạch tích hợp là quan trọng khi một cách điển hình bộ biến đổi tức thời lấy mẫu nhanh sự biến đổi tín hiệu đầu vào. Nếu tất cả bộ so sánh không lấy mẫu đầu vào tại cùng một chỗ trên dạng sóng thì lõi có thể xảy ra. Hơn nữa, sự trễ do truyền lan của tín hiệu tới các bộ so sánh 6 V out V p V in /R up tích hợp V ref /R dn tích hợp V ref /10R dn V ref /100R dn thời gian T up T dn1 T dn2 T dn3 . Tính toán mạch điện tử Cao học 2001 gây khó khăn sự thích ứng nh kích cỡ mảng tăng. Đây là một lý do mà bộ biến đổi tức thời thờng dùng phép nhân logic với mạch giữ và lấy mẫu, khi lấy mẫu đầu vào một cách lý tởng cung cấp tín hiệu không thay đổi đợc tới tất cả bộ so sánh tại thời gian của sự đồng bộ. Sự thay đổi của cấu trúc tức thời có thể đợc dùng để làm giảm tốn kém của độ phân giải cao hơn. Các kỹ thuật này, gồm có mã hoá tơng tự, sự gấp (folding), và nội suy có thể giảm bớt điện dung đầu vào và kích cỡ mảng bộ so sánh một cách đáng kể. Hình 5 : Sơ đồ khối của bộ biến đổi A/D tức thời. 3.2. Sai số động trong ADC song song (Dynamic Errors in Parallele ADCs). Nếu không dùng mạch giữ và lấy mẫu thì trong những phạm vi nào đó sai số động có thể gây tổn hại tới cấu trúc A/D tức thời và biến thức của nó. Sai số động đợc định nghĩa ở đây nh là kết quả khi tín hiệu đầu vào có tần số cao đợc ứng dụng cho ADC. Sai số động phổ biến là do ADC có điện dung đầu vào phi tuyến lớn(voltage-dependent). Điện dungnày có tính phi tuyến khi nó gồm có phân lớn tiếp giáp bán dẫn. Khi điện dung đầu vào này đợc truyền từ nguồn trở kháng xác định, méo có thể xảy ra tại tần số cao. Các loại sai số động khác xảy ra nếu đầu vào và tín hiệu đồng hồ không đợc phân phối một cách tức thời tới tất cả các bộ so sánh trong ADC. Dù trong ứng dụng đơn khối, sự tách biệt về vất lý của bộ so sánh có thể đủ lớn để gây khó khăn này cho đầu vào tần só rất cao. Đối với sóng hình sin 1 GHz tại sự giao nhau 0, tốc độ thay đổi cao 10 ps. 7 E N C O D E R V ref V in Đồng hồ Dữ liệu ra Bộ so sánh Mã nhiệt kế Mã 1 of N Tính toán mạch điện tử Cao học 2001 Tín hiệu thay đổi 3% toàn bộ thang độ. Để số hoá tín hiệu này một cách chính xác, tất cả bộ so sánh phải đợc điều khiển bởi cùng một điểm trên tín hiệu khi đồng hồ xuất hiện. Nếu có sự không thích ứng trong khoảng trễ trong đồng hồ hoặc sự phân bố tín hiệu tới bộ so sánh chỉ trong 10 ps, sẽ có sự khác nhau 3% giá trị tín hiệu nhận biết đợc bởi bộ sa sánh khác nhau. Kết quả đạt tại đầu ra bộ so sánh, sau khi giải thích bởi bộ mã hoá bám theo, cho kết qủa sai số mã đầu ra lớn. Cả hai sai số này có chiều hớng xấu nh độ phân giải bộ biến đổi tăng, khi điện dung đầu vào và kích cỡ mảng bộ so sánh cả hai đều lớn lên. Nó có thể hạn chế độ phân giải có thể nhận đợc thực tế trớc khi năng lợng và sự ràng buộc phức tạp tham dự vào. Một cách điển hình các mạch lấy mẫu và mạch giữ đợc dùng với ADC song song để loại trừ vấn đề này. Hình 6: Mã nhiệt kế từ bộ so sánh đợc biến đổi thành mã 1 of N dùng cổng logic. 3.3. Mạch giữ và lấy mẫu. Các mạch giữ và lấy mẫu loại trừ sai số động từ ADC song song bằng cách đảm bảo rằng tín hiệu đầu vào bộ so sánh không bị thay đổi khi đồng hồ bộ so sánh xuất hiện. Mô hình quan niệm lấy mẫu và giữ điều khiển ADC đợc cho trong hình (7). Khi chuyển mạch đợc đóng, điện áp trên toàn bộ tụ bám theo tín hiệu đầu vào. Khi chuyển mạch mở, tụ điện giữ giá trị đầu vào lúc đó. Giá trị này đợc ứng dụng vào đầu vào ADC qua bộ khuếch đại, và sau khi thích ứng giá trị ổn định có thể có của bộ so sánh. Duy nhất sau đó là bộ so sánh đợc lấy thời gian(clocked), loại trừ vấn đề về sự phân phối tín hiệu dựa vào ở trên và tất cả các sai số động khác liên quan với bộ so sánh. Thực ra, có sự hạn chế đối với chỉ tiêu chất lợng động của mạch giữ và cùng với mạch lấy mẫu. Đối với phạm vi mà nó có điện dung đầu vào phi tuyến, cùng 8 0 0 1 0 0 0 0 0 1 1 1 1 Tính toán mạch điện tử Cao học 2001 một méo có tần số cao đã đề cập ở trên sẽ xuất hiện. Dù thế nào thì một cách điển hình hiệu ứng này sẽ bị giảm nhiều hơn, khi một cách điển hình điện dùng đầu vào của mạch giữ và lấy mẫu thấp hơn nhiều so với bộ biến đổi song song. Bài toán động của mạch giữ và lấy mẫu thờng thấy khác là méo khẩu độ (perture distortion). Nó dựa vào méo đợc đa tới bởi thời gian cắt không zero của mạch lấy mẫu trong hệ thống. Nó có thể đa vào méo khi lấy mẫu tín hiệu tần số cao, khi điểm lấy mẫu hiện dụng trên tín hiệu có thể là một hàm tốc độ tín hiệu của sự thay đổi (tốc độ nhảy dòng in) và hớng. Với nguyên nhân này, phải quan tâm nhiều tới việc thiết kế chuyển mạch sử dụng trong mạch giữ và lấy mẫu. Hình 7: Mạch giữ và lấy mẫu điều khiển ADC song song. Hình 8: Mạch cầu Diode để dùng làm chuyển mạch lấy mẫu. 9 X1 Amp X1 Amp Mạch giữ và lấy mẫu Đồng hồ giữ và lấy mẫu Đầu vào E N C O D E R ADC Đồng hồ bộ so sánh Dữ liệu đầu ra D1 D2 D3 D4 D6 D5 Vào Ra Tính toán mạch điện tử Cao học 2001 Tranzito MOS có thể đợc dùng trực tiếp làm các chuyển mạch lấy mẫu, và các sự cải thiện trong tốc độ tranzito dẫn tới chỉ tiêu chất lợng giữ và lấy mẫu tốt hơn. Cấu hình khác của bộ lấy mẫu có chỉ tiêu chất lợng cao thờng đợc dùng là cầu diode, cho trong hình (8). Với dòng điện chảy trên hớng đã cho, chuyển mạch bật lên. Tín hiệu đầu vào đợc nối tới tụ giữ qua diode dẫn điện D1 đến D4. Diode D5 và D6 tắt. Để tắt chyuển mạch, dòng điện phải ngợc lại. Bây giờ diode D5 và D6 dẫn điện, và các diode còn lại bị tắt. Tín hiệu đầu vào không phụ thuộc vào tụ giữ bởi chuỗi OFF của các diode D1 đến D4 và diode phân dòng ON D5 và D6. Bộ lấy mẫu dùng cầu diode thờng đợc xây dựng từ diode Shottky mà nó tận dụng phụ tải không lu trữ. Chúng có thể bị tắt nhanh chóng, tạo ra méo khẩu độ. Mạch giữ và lấy mẫu có chỉ tiêu chất lợng rất cao đã đợc xây dựng bằng cách dùng phơng pháp này. 3.4. ADC ghép xen (Interleaving ADCs) . Không đề ý tới tốc độ lấy mẫu của bộ biến đổi hiện có của A/D, tốc độ lấy mẫu cao hơn thờng đợc yêu cầu. Nó đặc biệt đúng trong ứng dụng Ôxylô thời gian thực (real time) nơi mà độ rộng băng tần có thể biết đợc tỷ lệ trực tiếp tới tốc độ lấy mẫu. Để nhận đợc tốc độ lấy mẫu cao hơn, mảng bộ biến đổi thờng phải đợc xen lẫn nhau. Ví dụ, bốn bộ biến đổi 1 GHz, điều khiển bởi một tín hiệu đầu vào đơn, có thể hoạt động với đồng hồ của chúng cách nhau tại thời gian 90 0 . Nó tạo ra tốc độ lấy mẫu đầu vào tập hợp 4 GHz, nâng lên độ rộng băng có thể biết đợc từ giá trị điển hình 250 MHz tới 1 GHz ( thực ra để nhận đợc độ rộng băng 1 GHz thì mạch lấy mẫu trong ADC phải có độ rộng băng 1 GHz). Nhng sự xen lẫn thờng đa ra sai số do sự không thích ứng trong đặc tính riêng ADC. Sai số tăng ích và sai số bù trong ADC đơn không bị xen lẫn có thể sản ra một cách tơng đối sai số vô hại (innocuous errors) mà không quan trọng đối với ứng dụng. Trong hệ thống xen lẫn, khắc biệt nhau trong sai số tăng ích và dịch chuyển của riêng ADC có thể chuyển đổi tới thành phần tần số giả mạo tại bộ số con tốc độ lấy mẫu. Nó sẽ đặc biệt không mong muốn nếu phổ của tín hiệu có ích . Thật may, sai số tăng ích và sai số bù trong hệ thống ADC ghép xen có thể đợc lấy chuẩn. Sẽ khó khăn hơn để loại trừ ảnh hởng của sự không thích ứng động trong ADC. Chúng có hai nguồn: Sự định pha không chính xác của đồng hồ mà chèn vào hệ thống ADC, và độ rộng băng khác nhau trong mạch bộ lấy mẫu ở trớc ADC. ảnh hởng của sai số do pha đồng hồ đợc minh hoạ trong hình (9), cho biết ảnh hởng của một đồng hồ bộ biến đổi không định pha(mis-phased) trong một hệ thống ADC ghép xen bốn lối (four-way). Đối với tín hiệu đầu vào 1 GHz, sai số do pha đồng hồ 10 ps đạt kết quả sai số 3% trong giá trị lấy mẫu đợc lấy. Đây là kết quả trực tiếp của tốc độ nhảy dòng tín hiệu đợc số hoá. Đồng hồ không định pha trong hệ thống ADC ghép xen có thể sản ra thành phần tần số giả mạo và thay đổi dạng(in shape) hoặc định thời trong dạng sóng đợc xây lại. Mạch giữ và lấy mẫu hạng hai (two-rank) lấy mẫu đầu vào với duy nhất một bộ lấy mẫu cần thiết có thể 10 [...]... .12 4.1 Bộ biến đổi tơng tự số hai bớc .12 4.2 Bộ biến đổi tơng tự số nhanh 12 4.3 Bộ biến đổi tơng tự số đầu vào ra song song 13 5 Bộ biến đổi đếm 14 6 Bộ biến đổi ADC xấp xỉ liên tiếp 15 7 Bộ biến đổi ADC kiểu bậc thang .17 8 Bộ biến đổi ADC bám sát 18 9 Sai số tĩnh và các kỹ thuật kiểm tra 19 9.1 Sai số bù, sai số tăng ích và sai số tuyến tính ... toán mạch điện tử Cao học 2001 MụC LụC 1 Giới thiệu 1 2 Bộ biến đổi tơng t - số tích phân .2 2.1 Cấu trúc hai sờn dốc 2 2.2 Cấu trúc đa sờn dốc 5 3 Bộ biến đổi tơng tự số song song 6 3.1 Bộ biến đổi tức thời 6 3.2 Sai số động trong ADC song song 7 3.3 Mạch giữ và lấy mẫu 9 3.4 ADC ghép xen 10 4 Bộ biến đổi tơng tự số đa bớc ... vào không thay đổi trong thời gian chu kỳ của sự biến đổi Nếu đầu vào thay đổi, đầu ra nhị phân sẽ là sự đại diện chính xác của giá trị tín hiệu đầu vào tại hằng số mà bộ so sánh không thay đổi trạng thái Ưu điểm của bộ biến đổi ADC đếm là nó yêu cầu số lợng phân cứng tối thiểu và không quá đặt để vận hành Nhợc điểm lớn là liên quan tới tốc độ biến đổi thấp đối với tốc độ của bộ biến đổi D/A cho trớc... trớc Một bộ biến đổi n bit yêu cầu chu kỳ đồng hồ 2n cho sự biến đổi dài nhất của nó + vx - + vDAC DAC n bit v vDAC Flip - flop v Mã ra ADC vDAC Biến đổi két thúc Bộ đếm n bit t (a) Kết thúc Clock biến đổi T 2T Bắt đầu biến đổi 3T 4T 5T 14 6T 7T t 8T t Reset Tính toán mạch điện tử Cao học 2001 (b) Hình 13: (a) Sơ đồ khối của bộ biến đổi đếm (b) Sơ đồ khối định thời(timing) 6 Bộ biến đổi ADC xấp xỉ liên... 17 Vin Đồng hồ Tính toán mạch điện tử Cao học 2001 trạng thái đếm xuống Nh vậy thế lối ra của DAC luôn có xu hớng bám sát thế vào cần biến đổi Hình 16: Sơ đồ khối ADC bám sát 9 Sai số tĩnh và kỹ thuật kiểm tra 9.1 Sai số bù, sai số tăng ích và sai số tuyến tính Sai số bù và tăng ích trong ADC giống nh sai số bù và tăng ích trong bộ khuếch đại Nếu một ADC có sai số bù thì sẽ có một dịch chuyển hệ thống... máy phân tích phổ 10 Sai số ADC động và các kỹ thuật kiểm tra Sai số ADC động là sai số xảy ra khi đa tín hiệu cao tần vào đầu vào tơng tự của bộ chuyển đổi Các sai số động thờng thấy là méo, sai pha và những bất thờng về đáp ứng bớc (step response anomalies) Các sai số này và các kỹ thuật kiểm tra tơng ứng đợc trình bày trong phân này Các thành phần tạp, nhiễu và các sai số ổn định có thể xảy ra đối... định chúng Việc kiển tra tần số phách đôi khi giúp ta hiểu rõ đợc vấn đề Việc thiết lập kiểm tra là đồng nhất với việc kiểm tra sóng hình sin Việc kiểm tra tần số phách đợc thực hiện bằng cách đặt tần số vào tới giá trị hơi cao hơn tần số đồng hồ fs, nghĩa là cao hơn một giá trị tần số df Nghĩa là ADC sẽ lấy một mẫu trong một khoảng tín hiệu vào Do tần số hơi lớn hơn tần số đồng hồ, nên pha của mẫu... lấy mẫu và số hoá bởi bộ biến đổi song song với độ phân giải 6 bít Sau đó kết quả số đợc biến đổi bộ biến đổi số- tơng tự (DAC) thành dạng tơng tự và trừ đi từ đầu vào Cho kết quả phần còn lại(residue) nhỏ (sự khác nhau giữa đầu vào và một cái gần nhất trong những mức đợc làm tròn ADC 64) đợc khuếch đại bằng 64 và sau đó số hoá bởi ADC 6 bít song song khác Hai kết quả 6 bít đợc cộng với trọng số thích... liệu ra Phần còn lại tương tự vào DAC ADC 1 bít DAC Phần còn lại tư ơng tự vào X2 Tới tầng tiếp theo Hình 12 : sơ đồ khối cho một bít trong một bộ biến đổi tầng 5 Bộ biến đổi đếm(Conting Converter) Một trong những phơng pháp đơn giản nhất để tạo ra điện áp so sánh là dùng bộ biến đổi số- tơng tự Một DAC n bit có thể đợc dùng để tạo ra bất kỳ một trong 13 Tính toán mạch điện tử Cao học 2001 những đầu ra... biến đổi Một bít trong một cấu trúc tầng giảm tối thiểu số đếm (count) của bộ so sánh, nhng nó yều cầu thêm nữa bộ khuếch đại và tầng DAC hơn bộ biến đổi hai bớc Mặt khác, đây là các tầng rất đơn giản, và toàn bộ số đếm (count) thành phần thông thờng thấp hơn trong bộ biến đổi nhanh so với bộ biến đổi hai bớc Mặt khác, tốc độ lấy mẫu của một bít trong bộ biến đổi tầng trở thành thấp hơn bộ biến đổi . sang số và ngợc lại số tơng tự. Các quá trình đó đợc thực hiện bởi các bộ biến đổi tơng tự số( ADC Analog to Digital Converter) và bộ biến đổi số tơng tự( DAC Digital to Analog Converter). Bài. Digital to Analog Converter). Bài tiểu luận này trình bày ngắn gọn các bộ biến đổi tín hiệu tơng tự sang số, và một số loại sai số thờng xảy ra trong quá trình biến đổi đó cùng với phơng pháp kiểm. đổi T 2T 3T 4T 5T 6T 7T 8T Kết thúc biến đổi t t t Tính toán mạch điện tử Cao học 2001 (b) Hình 13: (a) Sơ đồ khối của bộ biến đổi đếm. (b) Sơ đồ khối định thời(timing). 6. Bộ biến đổi