Thông tin tài liệu
Thiết Kế Vật Lý Hệ Thống Trên Vi Mạch - SoC ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC KHOA HỌC TỰ NHIÊN KHOA ĐIỆN TỬ VIỄN THÔNG Đề Tài: THIẾT KẾ VẬT LÝ HỆ THỐNG TRÊN VI MẠCH (SYSTEM ON CHIP - SOC) SỬ DỤNG CÔNG NGHỆ CMOS 90nm TSMC SVTH: Phạm Đình Hoàng MSSV: 0520019 GVHD: ThS. Nguyễn Duy Mạnh Thi HCMC 6/2009 Phạm Đình Hoàng - 0520019 1 Thiết Kế Vật Lý Hệ Thống Trên Vi Mạch - SoC Lời Cảm Ơn! Đề tài không thể thành công nếu bỏ qua vai trò của thầy hướng dẫn. Em xin gửi lời biết ơn sâu sắc tới thầy Nguyễn Duy Mạnh Thi, người đã tận tình hướng dẫn cũng như tạo mọi điều kiện thuận lợi nhất giúp em hoàn thành luận văn này. Em xin gửi lời tri ân đến các thầy cô trong bộ môn Điện Tử nói riêng và khoa Điện Tử Viễn Thông Trường ĐH Khoa Học Tự Nhiên TP. Hồ Chí Minh nói chung đã dạy dỗ, truyền đạt cho em những kiến thức, kinh nghiệm quý báu và giúp đỡ em trong 4 năm học vừa qua. Thiết kế vi mạch là một lĩnh vực rất phát triển trên thế giới nhưng vẫn còn vô cùng mới mẻ ở Việt Nam. Hiện tại có rất ít công ty làm về lĩnh vực này, đặc biệt là thiết kế phần cứng. Để thực hiện thành công đề tài cần có sự hỗ trợ rất lớn của công cụ thiết kế chuyên dụng, điều này chỉ có thể thực hiện tại một công ty chuyên về thiết kế vi mạch. Nhân đây em xin gửi lời cảm ơn sâu sắc đến ban lãnh đạo công ty Signet Design Solutions Việt Nam, trong thời gian vừa qua đã tạo điều kiện để chúng em được đến công ty thực hiện đề tài. Em cũng gửi lời cảm ơn đến toàn bộ các anh kỹ sư trong công ty và đặc biệt là anh Bảo, anh Đông, anh Dũng trong thời gian vừa qua đã tận tình hướng dẫn, chỉ bảo em thực hiện đề tài này. Cuối cùng xin cảm ơn gia đình, bạn bè và toàn thể những người thân đã luôn bên tôi ủng hộ và giúp đỡ tôi trong suốt những năm qua. Xin chân thành cảm ơn! Sinh viên Phạm Đình Hoàng Phạm Đình Hoàng - 0520019 2 Thiết Kế Vật Lý Hệ Thống Trên Vi Mạch - SoC MỤC LỤC Danh Mục Các Hình Ảnh 7 Một Số Từ Viết Tắt 10 CHƯƠNG 1: TỔNG QUAN VỀ HỆ THỐNG TRÊN VI MẠCH (SYSTEM ON CHIP - SOC) VÀ QUY TRÌNH THIẾT KẾ 11 !"#$% &!' $ %!()# &!' $ *+*, !/012 &!' $ +*,-3#$/0124 45607(#897: CHƯƠNG 2: GIỚI THIỆU TỔNG QUAN VỀ HỆ THỐNG TRÊN VI MẠCH CƠ BẢN - BASOC VÀ KIẾN TRÚC KHỐI PCI_BRIDGE32 16 3;<= >&?%@A/3!04B >B 5C9D#E#F$%@AG3!04H 4 !"#$%@AG3!04H 4IAJ3<5K*L 4IAJ3<5K*M0*L 4I3IG.A.<L 44I3NG.A.<O 4:@AM!M0*O 4P@A>;NK>QO 4@A>!M0* 4@ANG.A.< 4IAJ3<5KM!M0* 44R!"##STU#!*#F$%@AG3!04 CHƯƠNG 3: GIỚI THIỆU VỀ CÔNG CỤ THIẾT KẾ VI MẠCH MAGMA VÀ QUY TRÌNH THIẾT KẾ SOC SỬ DỤNG MAGMA 24 ;#V#UM: Phạm Đình Hoàng - 0520019 3 Thiết Kế Vật Lý Hệ Thống Trên Vi Mạch - SoC 3&!' $ +*,W0UM*P 45+#X#0C*987= 4X= 45+#X#T*+*,-A!*#**Y!!2= 45+#X#*+ $ ->#*!*2B 445+T+*,-A!@#*ZY!!2B 4:5+#X#!7Y6# $ -A!0#!2B 4P5+*B 4=[!V\CZ#*7@#*B 4B&*+$]+#V^_R-A!>#*N*2H 4H`Y#X#*+$]+#F $ -0!*2H 4L>V\!0H 4>V\#X#*90S7*L 4>V\#X#*90SL 4>V\*L 44D#E$]$+#F#X#**!4 44Z+$^#X#-#N*24 44D#^6%*+#aY^'b#!(0S4 444>V\+96$*)-*024: 44:`Y#X#*+#X#V%$,-9!c7U924P 44:_X#9*+9!c4P 44:_X#9#X#*+904P 4:Jd;4= 4:X;4= 4:X#TaX$e#U#*f;4= 4>%Tgd##/.hN>Z4B 4X4B 4X#YT#\ 7!ih#**4B 4Mc!6 $ 4B 4jYk#X#9)#00Tl7#4B 44;\##*#$m4B 4:>n7#o$%Xb#4H 44R!"#*)5*/.h5*4L 44MU#9p#4L Phạm Đình Hoàng - 0520019 4 Thiết Kế Vật Lý Hệ Thống Trên Vi Mạch - SoC 44X#YT#\ 7.h5*:O 44Z)Yk#R!"#dY+##F $ -qr02:O 44>9T7*7)# $ :O 444[#X##**!0*7#X#M0*!**:O 4:>%Tgs#)#/.h>: 4:MU#9p#: 4:X#YT#t#.h>: 4:>%Tg0t!(C!uY6#s: 4Peh #X#0*7)#X#9Tsv!/.*!*?7@v!N\:4 4PMU#p#:4 4PZT9wt#q!q7v!!\:4 4P> *+6%V%+*,:: 4Pp#T##F##8 $ :: 4P_X#9x#*!#CAy<7#!:P 4P_X#9#X#V%#**Nv:= 4P4>)@0N:B 4P4>)#X#Ay<@N:B 4P:eh #X##!7x#!:H 4PP>)#X#3*#$:H 4P4@v!N\:L 4P4>)@v!N:L 4P4>)@v!MPO 4P44>)@v!N*P 4=eh *)#X#0!0#**.h**P 4=MU#9p#P 4=ZTt#YT#.h**P 4=4>t#eh #X#0!0**P4 4=4*Y*@*#!P4 4=4!@*#!P4 4=441*0@*#P4 4=:X#TaX%T!.h**P: 4=:>/1!@*#P: 4=:A#!*@*#7K<@*#P: 4B> *+%#*#$/.h*#$P: 4BMU#9p#P: Phạm Đình Hoàng - 0520019 5 Thiết Kế Vật Lý Hệ Thống Trên Vi Mạch - SoC 4BX#TaXt#PP 4B4_X#9#X#*+zV%#*#$PP 4B:> *+#R!"##*#$P= 4B:R!"#g-*!;*!2P= 4B:R!"#S#R-J>!2PB 4BPM6%TaX%TPH 4H#X#9Ts*z#*#$79Tsv!#{*)/.hI!PL 4HMU#9p#PL 4HZT9wt#ihv!PL 4HYN\PL 4H*Y*N\=O 4H4>!#$N\= 4H:1*0N\= 4LZ7#!(>Z*=4 CHƯƠNG 4: THỰC HÀNH VÀ KẾT QUẢ 65 ;>t# $ +*,!(3*#$@AG3!04=P :>%Tgd##/.hN>Z=P :R!"#*)5*/.h5*== :4>%Tgs/.h>== ::eh #X#0*7 *+#X#9Tsv!/.*!*|@v!N\=B :Peh *)#X#0!0#**/.h**B :=> *+%9Ts*#$/.h*#$B4 :B#X#9TsEz#*#$79Tsv!#{*)/.hI!BP 3>t# $ +*,!(**3;<BB CHƯƠNG 5: TỔNG KẾT VÀ HƯỚNG PHÁT TRIỂN 83 P *+97H4 PJTX![#F97H4 P4M6%)# H: Tài Liệu Tham Khảo 85 Phụ Lục 86 Phạm Đình Hoàng - 0520019 6 Thiết Kế Vật Lý Hệ Thống Trên Vi Mạch - SoC Danh Mục Các Hình Ảnh Hình 1.1 Sơ đồ hệ thống SoC Hinh 1.2 Lưu đồ quy trình thực hiện thiết kế SoC Hình 2.1 Sơ đồ khối của BASOC Hình 2.2 Sơ đồ nhiệm vụ được giao Hình 2.3 Kiến trúc khối PCI Bridge32 Hình 2.4 Kiến trúc WISHBONE Slave Unit Hình 2.5 Kiến trúc PCI Target Unit Hình 3.1 Giao diện đồ họa của Magma Tool Hình 3.2 Quy trình thiết kế Magma trên Block Level Hình 3.3 (a) single via, (b) array via, (c) stack via Hình 3.4 Mô tả via cut và via overhang Hình 3.5 Khoảng cách chéo nhau giữa hai dây Hình 3.6 Lỗi diagonal phát sinh tại các chỗ nối nhau trên dây Hình 3.7 Thực hiện metal slotting đối với dây có bề rộng lớn hơn max width Hình 3.8 Lỗi spacing a nếu fatwire_halo được đặt ở khoảng cách giống thin wire Hình 3.9 Các trường hợp gây ra lỗi notch thường thấy Phạm Đình Hoàng - 0520019 7 Thiết Kế Vật Lý Hệ Thống Trên Vi Mạch - SoC Hình 3.10 Via overhang thỏa yêu cầu Hình 3.11 (a) trường hợp lỗi khi thực hiện kết nối chỉ 1 via, (b) không bị lỗi Hình 3.12 Minh hoạ cho các tuỳ chọn window_size, step_size, offset Hình 3.13 Mô phỏng giá trị điện dung của một đoạn dây Hình 3.14 Mặt cắt lớp sau chi tiết thành phần điện dung trên đoạn dây. Hình 3.15 Thực hiện tránh lỗi antenna bằng cách chèn jumper Hình 3.16 Tránh hiệu ứng antennna bằng cách chèn diode Hình 3.17 Resource sharing Hình 3.18 Resource sharing chia sẻ khối toán học Hình 3.19 Khi chưa điều chỉnh Gain, Slack âm Hình 3.20 Sau khi đã điều chỉnh Gain, Slack dương Hình 3.21 Lưu đồ thực hiện Floorplan và Power Routing Hình 3.22 Mô tả vùng clearance giữa I/O và core Hình 3.23 Mô tả chi tiết vùng clearance Hình 3.24 Mô tả cell row Hình 3.25 Pad ring được hình thành từ pad cell, corner cell, filler cell Hình 3.26 Cách sắp xếp các I/O pin ring Hình 3.27 Các dây bị chéo nhau Hình 3.28 Standard cell placement blockage Hình 3.29 Core ring và Macro Ring Hình 3.30 Các đường Power Mesh Hình 3.31 Các đường Power Rail Hình 3.32 Lưu đồ thực hiện bước Fix Cell Hình 3.33 Cấu trúc nhóm (Clusturing Algorithm) Hình 3.34 Cấu trúc H-tree clock Hình 3.35 Sau khi chèn buffer tại các điểm cân bằng của cấu trúc H-tree Hình 3.36 Trước khi thực hiện pin swapping (hệ số slack âm) Hình 3.37 Sau khi thực hiện pin swapping (hệ số slack dương ) Hình 3.38 Lưu đồ thực hiện Fix Wire Hình 3.39 Các đọan metal ngắn được hình thành sau khi stub routing Hình 3.40 Hệ thống các bucket Hình 3.41 Sau khi thực hiện track routing Hình 3.42 Thực hiện đi dây theo chế độ increment mode Phạm Đình Hoàng - 0520019 8 Thiết Kế Vật Lý Hệ Thống Trên Vi Mạch - SoC Hình 3.43 Hình 3.43 Quy trình thiết kế Block va Top Level Hình 4.1 File report xuất ra sau bước Fix Rtl Hình 4.2 File report sau khi Fix Netlist Hình 4.3 File report sau bước Floorplan và Power Routing Hình 4.4 Block Level sau bước Floorplan Hình 4.5 Các đường power sau bước Power Routing Hình 4.6 Các standard cell đã được sắp xếp Hình 4.7 File report sau khi Fix Cell Hình 4.8 Hệ thống các đường clock Hình 4.9 File report sau bước Fix Clock Hình 4.10 Khối PCI_Bridge32 đã hoàn thiện đầy đủ Hình 4.11 Lỗi island trước khi và sau khi sửa Hình 4.12 Lỗi spacing trước và sau khi sửa Hình 4.13 Các thư viện sử dụng trong Top Level Hình 4.14 File report sau khi Fix Rtl Hình 4.15 File report sau khi Fix Netlist Hình 4.16 Hình ảnh chip sau bước floorplan Hình 4.17 Đường power hình thành sau bước Power Routing Hình 4.18 Các cell được sắp xêp sau bước Fix Cell Hình 4.19 Các standard cell nằm trên cell row Hình 4.20 Các đường clock hình thành sau khi Fix Clock Hình 4.21 Chip đã hình thành sau bước Fix Wire Hình 4.22 Report sau bước Fix Wire Phạm Đình Hoàng - 0520019 9 Thiết Kế Vật Lý Hệ Thống Trên Vi Mạch - SoC Một Số Từ Viết Tắt IP Intellectual Property ASIC Application Specific Integrated Circuit SoC System on Chip CAD Computer Aided Design DRC Design Rule Check LVS Layout Versus Schematic DSP Digital Signal Processor GDS Graphic Design Schematic ARM Acorn RISC Machine DMA 1. Direct Memory Access MPSoC Multi Processor System on Chip TSMC Taiwan Semiconductor Manuafacturing Company Phạm Đình Hoàng - 0520019 10 [...]... xử lý, ngoại vi và giao diện bộ nhớ nhằm tăng tốc độ xử lý dữ liệu trên hệ thống SoC Sự phát triển gần đây của công nghệ bán dẫn cho phép chúng ta tích hợp ngày càng nhiều thành phần vào một hệ thống trên một vi mạch Công nghệ thiết kế và xây dựng các hệ thống trên một vi mạch (SoC) có thể kể đến như: - Công nghệ chế tạo ASIC - FPGA Phạm Đình Hoàng - 0520019 11 Thiết Kế Vật Lý Hệ Thống Trên Vi Mạch. .. hiện thiết kế SoC 1.3 Nội dung và yêu cầu đề tài Đề tài được giao cho một nhóm gồm 3 thành vi n là thiết kế vật lý hoàn chỉnh chip BASOC, nội dung công vi c được giao cho em như sau: Phạm Đình Hoàng - 0520019 14 Thiết Kế Vật Lý Hệ Thống Trên Vi Mạch - SoC Tìm hiểu thiết kế SoC, nghiên cứu thiết kế kiến trúc khối PCI-Bridge32 trong BASOC Tìm hiểu quy trình thiết kế vi mạch, quy trình thiết kế vật lý ASIC,... thiết kế SoC thường tiêu tốn ít năng lượng và có giá thành thấp hơn các hệ thống đa chip nếu so sánh cùng một thiết kế Ngoài ra, hệ thống đơn chip cũng có tính ổn định cao hơn Các ứng dụng xây dựng trên cơ sở sử dụng các hệ thống đơn chip cũng cho giá thành thấp hơn, không gian chiếm chỗ ít hơn Hình 1.1: Sơ đồ hệ thống SoC 1.2 Quy trình thiết kế hệ thống trên vi mạch SoC Quy trình thiết kế một vi mạch. .. chính: Thiết kế luận lý (Logical design – Front-end design) Thiết kế vật lý (Physical design – Back-end design) 1.2.1 Quy trình thiết kế luận lý (Front-end Design) Phạm Đình Hoàng - 0520019 12 Thiết Kế Vật Lý Hệ Thống Trên Vi Mạch - SoC Sử dụng ngôn ngữ thiết kế phần cứng (Verilog-HDL, VHDL, System-C ) để hiện thực các chức năng logic của thiết kế Lúc này ta không cần quan tâm đến cấu tạo chi tiết của mạch. . .Thiết Kế Vật Lý Hệ Thống Trên Vi Mạch - SoC CHƯƠNG 1: TỔNG QUAN VỀ HỆ THỐNG TRÊN VI MẠCH (SYSTEM ON CHIP - SOC) VÀ QUY TRÌNH THIẾT KẾ 1.1 Giới thiệu tổng quan về System on Chip – SoC 1.1.1 Định nghĩa System on Chip SoC là một hệ thống được xây dựng trên ý tưởng tích hợp tất cả các thành phần của một hệ thống máy tính lên trên một vi mạch đơn (hay còn gọi là một chip đơn) Hệ thống SoC này... không có chân nào limited Có nhiều clock cho bộ vi xử lý, WISHBONE bus và giao thức truyền thông Các khối block được vi t bằng ngôn ngữ Verilog và VHDL Vi c thi công chip sử dụng công nghệ 90nm TSMC Các thư vi n standard cell, pad, và RAM libraries dựa vào các thư vi n chuẩn của nhà sản xuất TSMC Phạm Đình Hoàng - 0520019 16 Thiết Kế Vật Lý Hệ Thống Trên Vi Mạch - SoC Hình 2.1: Sơ đồ khối của BASOC BASOC... Hoàng - 0520019 22 Thiết Kế Vật Lý Hệ Thống Trên Vi Mạch - SoC perr_en_crit.v serr_crti.v serr_en_crit.v pci_rst_int.v bufif0 *** Lưu ý: • * : file sử dụng nhiều lần trong nhiều module khác nhau • **: file sử dụng nhiều lần trong một module • ***: bufif0 là một buffer 3 trạng thái, nó được sử dụng trong top.v 47 lần Phạm Đình Hoàng - 0520019 23 Thiết Kế Vật Lý Hệ Thống Trên Vi Mạch - SoC CHƯƠNG... được thiết kế của mình một cách dễ dàng, lúc này dữ liệu được mô hình hóa một cách trực quan, ngoài ra ta còn có thể kiểm tra, phát hiện và sửa các lỗi phát sinh, chỉnh sửa dữ liệu cho thỏa yêu cầu thiết kế Phạm Đình Hoàng - 0520019 24 Thiết Kế Vật Lý Hệ Thống Trên Vi Mạch - SoC Design Mantlee Hình 3.1: Giao diện đồ họa của Magma Tool B Quy trình thiết kế vật lý sử dụng Magma tool Quy trình thiết kế vật. .. 0520019 17 Thiết Kế Vật Lý Hệ Thống Trên Vi Mạch - SoC Ngày nay, PCI bus là một chuẩn kết nối tốt nhất để tích hợp các ứng dụng nhúng vào một hệ thống lớn hơn PCI Bridge IP core là một cầu kết nối thực có nhiệm vụ liên kết các khối IP trong một thiết kế trên WISHBONE bus Khối PCI Bridge IP core chứa WISHBONE kết nối tương thích với một chuẩn mở PCI Bridge có thể sử dụng trong rất nhiều ứng dụng khác... CHƯƠNG 3: GIỚI THIỆU VỀ CÔNG CỤ THIẾT KẾ VI MẠCH MAGMA VÀ QUY TRÌNH THIẾT KẾ SOC SỬ DỤNG MAGMA A Giới thiệu về công cụ Magma Ngày nay cùng với sự phát triển mạnh mẽ của công nghệ thông tin, và mạng internet, rất nhiều phần mềm ra đời đã giảm đã giảm bớt gánh nặng công vi c cho con người, giúp tăng hiệu quả công vi c cũng như nâng cao chất lượng sản phẩm Trong lĩnh vực thiết kế vi mạch cũng vậy, có rất . Thiết Kế Vật Lý Hệ Thống Trên Vi Mạch - SoC Tìm hiểu thiết kế SoC, nghiên cứu thiết kế kiến trúc khối PCI-Bridge32 trong BASOC. Tìm hiểu quy trình thiết kế vi mạch, quy trình thiết kế vật lý. xây dựng các hệ thống trên một vi mạch (SoC) có thể kể đến như: - Công nghệ chế tạo ASIC - FPGA Phạm Đình Hoàng - 0520019 11 Thiết Kế Vật Lý Hệ Thống Trên Vi Mạch - SoC Các thiết kế SoC thường. hệ thống SoC 1.2. Quy trình thiết kế hệ thống trên vi mạch SoC Quy trình thiết kế một vi mạch hoàn chỉnh bao gồm 2 bước chính: Thiết kế luận lý (Logical design – Front-end design) Thiết kế vật
Ngày đăng: 22/10/2014, 10:25
Xem thêm: thiết kế vật lý hệ thống trên vi mạch sử dụng công nghệ cmos 90nm tsmc, thiết kế vật lý hệ thống trên vi mạch sử dụng công nghệ cmos 90nm tsmc
