Thông tin về các lớp đi dây và lớp via

Một phần của tài liệu thiết kế vật lý hệ thống trên vi mạch sử dụng công nghệ cmos 90nm tsmc (Trang 29 - 31)

3.1.2.1. Thông tin về các lớp đi dây

Các đường dây, các pin I/O của cell nằm trên metal layer (lớp dẫn điện còn gọi là routing layer). Routing layer mang các thông số, khoảng cách nhỏ nhất giữa 2 dây, các luật về độ rộng nhỏ nhất của các đường dây, routing pitch, hướng ưu tiên để đi các đường dây (vertical/horizonal), các giá trị trở kháng trên đơn vị diện tích hoặc chiều dài.

3.1.2.2. Thông tin về lớp via

Lớp via hay còn gọi là cut via. Chức năng chính của via là hình thành liên kết,dẫn điện giữa các đường dây trên layer các layer khác nhau. Có 3 dạng via: via đơn, via mảng, via nối tầng.

Via đơn (Single via): Single via dùng cho việc kết nối giữa hai đường tín hiệu trên hai lớp liên tục nhau. Single via dùng cho trường hợp chiều rộng dây nhỏ.

Via nối tầng (Stack via): Các via được nối chồng nhau liên kết giữa hai lớp cách xa nhau.

Hình 3.3: (a) single via, (b) array via, (c) stack via

Lệnh rule via định nghĩa kích thước cho cut layer, overhang, các thông số ràng buộc giữa ba lớp (cut layer, hai routing layer liền kề cần nối liên kết về điện). Cú pháp lệnh:

rule via via - cut_layer -bottom_layer -top_layer -cut_width -cut_height -bottom_x_over -bottom_y_over -top_x_over -top_y_over

Thông thường, hình dạng cut phải là hình vuông (chiều dài và chiều rộng của cut bằng nhau). Chiều dài của các routing layer gối lên cut layer (overhang) thì không cần đối xứng.

Hình 3.4: Mô tả via cut và via overhang

Khi xét thông số cho array via, ngoài các thông số kích thước cut layer, giá trị overhang, cần thiết lập thêm thông số khoảng cách giữa các cut trong array via.

(a) (b) (c) bottom_y_over overhang bottom_x_over top_y_over top_x_over cut

Một phần của tài liệu thiết kế vật lý hệ thống trên vi mạch sử dụng công nghệ cmos 90nm tsmc (Trang 29 - 31)

Tải bản đầy đủ (DOC)

(90 trang)
w