Clock được xác định thông qua chu kỳ và thuộc tính dạng sóng của nó. Ta gán những thuộc tính của dạng sóng sử dụng bằng giá trị của cạnh lên và cạnh xuống của xung clock. Còn chu kỳ xung clock được định nghĩa là khoảng thời gian giữa cạnh clock tác động và thời gian dữ liệu được lưu trữ.
Ví dụ:
Theo hình vẽ trên ta thấy clock có chu kỳ là 4ns, thời gian cạnh lên (rise time) và thời gian cạnh xuống (fall time)
Thiết kế tuần tự chịu sự tác động theo hai cách: tác động thông qua mức logic (mức 1 hoặc mức 0) hoặc cạnh của clock. Nhưng vì trong thiết kế ta dùng các flip flop nên ta chỉ quan tâm đến tác động theo cạnh clock.
Ta có thể xác định các luật và thông số của hệ thống clock bằng các lệnh config, force, rule.
Lệnh config cho phép ta xác định các tùy chọn được sử dụng bởi các lệnh trong suốt quá trình hình thành clock tree. Một số lệnh config sau thường sử dụng:
+ config clock gate_cloning xác định tùy chọn dùng cho việc tối ưu tránh hiện tượng fanout ở ngõ ra.
+ config timing adjust latency xác định tùy chọn chỉnh sửa network, I/O latency sau khi clock được chèn vào.
Lệnh force để thiết lập ràng buộc ảnh hưởng đến những thông số mà ta dùng trong suốt quá trình hình thành cấu trúc clock. Một số lệnh force thường dùng:
+ force plan clock thiết lập clock router và chế độ minimization skew.
+ force timing clockxác định clock đối với việc định thời. Việc này ước lượng thời gian trì hoãn trong phân tích thời gian.
Lệnh rule cho phép ta dùng các luật thiết kế (design rules) trong suốt quá trình hình thành và tối ưu clock tree. Để tín hiệu clock chính xác thì đòi hỏi một số yêu cầu thiết kế cho clock như width, via, luật về khoảng cách… phải khác với tín hiệu thông thường. Do đó dùng lệnh rule nondefault để tạo các luật thiết kế đặc trưng cho clock.