Tạo các I/O Pin Ring

Một phần của tài liệu thiết kế vật lý hệ thống trên vi mạch sử dụng công nghệ cmos 90nm tsmc (Trang 47 - 49)

Các khối module cần có các I/O pin để thực hiện các liên kết với các hệ thống power, Hình 3.25: Pad ring được hình thành từ pad cell, corner cell, filler cell

Việc sắp xếp các I/O pin dựa vào routing pitch. Có thể sắp xếp các pin theo thứ tự như hình vẽ sau:

Sắp xếp các I/O pin ở bottom Sắp xếp I/O pin xung quanh Hình 3.26: Cách sắp xếp các I/O pin ring

3.5.2.4. Sắp xếp các macro vào vùng core

Việc sắp xếp các macro vào vùng core thuận lợi hơn thông qua việc dùng các dây flyline

•Dùng dây flyline để xác định những macro nào cần đặt gần nhau.

•Dùng flyline để tránh tình trạng chéo dây giữa các macro.

Hình3.27 : (a) Các dây bị chéo nhau (b) Sau khi sắp xếp lại

3.5.2.5. Tạo các Blockage

Trong thiết kế có một số trường hợp không cho phép có sự thêm vào các thành phần khác hoặc là trong quá trình sắp xếp các cell ta không muốn cell đặt vào nơi nào khi đó cần tạo placement blockage. Placement blockage sẽ ngăn không cho đặt các cell vào vùng bảo vệ của placement blockage.

Có thể phân loại blockage thành những dạng sau:

Standard placement blockage: ngăn không cho đặt các standard cell kể cả buffers và repeaters.

Nonbuffer placement blockage: ngăn không cho đặt các standard cell trừ buffer và repeater.

Routing blockage: ngăn không cho các dây đi vào vùng được đặt bởi routing blockage. Routing blockage có những dạng sau:

 All-net blockage : ngăn tất cả các dây kể cả power, tín hiệu.  Non-power blockage: ngăn tất cả các dây trừ đường power.

 Power blockage: ngăn tất cả các đường power, không ngăn các đường tín hiệu.

Hình3.28: Standard cell placement blockage

Ta có thể tạo blockage trực tiếp trên GUI hoặc thông qua lệnh data create box.

Một phần của tài liệu thiết kế vật lý hệ thống trên vi mạch sử dụng công nghệ cmos 90nm tsmc (Trang 47 - 49)

Tải bản đầy đủ (DOC)

(90 trang)
w