BÀI GIẢNG TÓM TẮT MÔN: ĐIỆN TỬ I pptx

Vậy phương trình đường tải xoay chiều ACLL trong hệ tọa độ tổng quát sẽ là: RV b- Chỉnh lưu toàn sóng: H2-8a,b,c Điện áp trung bình Dc trên tải: π = L max DC V2 Khi có tụ C mắc song song

BÀI GIẢNG TÓM TẮT MÔN: ĐIỆN TỬ I

Người soạn: TS Phạm Hồng Liên.

Giáo trình chính: Mạch Điện Tử 1 – Lê Tiến Thường, ĐHBK – Tp.HCM.

0

iD : Dòng điện trong Diode (A)

VD : Hiệu điện thế ở hai đầu Diode (V)

I0 : Dòng điện bão hòa ngược (A)

q : Điện tích electron 1,6.10-19 J/V

K : Hằng số Bolzman 1,38.10-23 J/0K

N : Hằng số có giá trị trong khoảng (1÷2) phụ thuộc vào loại bán dẫn

Gọi điện thế nhiệt: q

T

D 0

VexpI1nV

VexpI

i

nVr

D

T C

Đặc tuyến Volt-Ampere của Diode trên (H2-2)

Kiểu mẫu mạch tương đương của Diode trên (H2-3a,b,c)

Phương trình đường tải một chiều của Diode (DCLL)

1 D D

S V I R

V = + (1-5)Phương trình đường tải xoay chiều của Diode (ACLL)

vs =vd +id(R1//RL) (1-6)

Từ (1-5) và (1-6) trên hệ tọa độ tổng quát ta có:

vD =vd +VDQ & iD =id +IDQ (1-7)Với:

 VD và iD là thành phần tức thời của điện áp và dòng điện

 VDQ và IDQ là các giá trị một chiều của điện áp và dòng điện

 vd và id là các giá trị xoay chiều của điện áp và dòng điện

Vậy phương trình đường tải xoay chiều ACLL trong hệ tọa độ tổng quát sẽ là:

RV

b- Chỉnh lưu toàn sóng: (H2-8a,b,c)

Điện áp trung bình Dc trên tải:

π

= L max DC

V2

Khi có tụ C mắc song song với RL trong các mạch chỉnh lưu ta có quan hệ giữa điện áp trung bình trên tải với biên độ điện áp đầu vào và điện trở RL và tụ điện C như sau:

L

L DC

max

1CfR4

CfR

4fC

4

IVV

Điện áp ra gần gấp đôi điện áp vào

II Diode ổn áp Zener:

1- Các tham số cơ bản của diode Zener: (H3-1)

Điện áp ổn định VZ khi dòng điện qua zener thay đổi trong khoảng Izmin ÷ Izmax Thực tế z min Iz max

Z Z

Z Z Z

Z Z

r

RI

VdV

dIV/dV

I/dI

L Z R

VRIV

III

(1-16, 1-17)

Trong đó chỉ có VZ ≈ const, còn các đại lượng khác có thể biến đổi nhưng phải thỏa mãn điều kiện:

 IZmin khi ILmax và VSmin

 IZmax khi ILmin và VSmax

Từ (1-16) và (1-17) tùy từng trường hợp cụ thể mà ta có thể suy ra các hệ phương trình khác nhau

Ví dụ nếu Ri = const thì ta có hệ phương trình:

(VSmin – VZ)(ILmin + IZmax) = (VSmax – VZ)(ILmax± IZmin) (1-18)

Ví dụ nếu Ri =const và RL = const nghĩa là IL = const thì ta có hệ phương trình:

VSmin = (IZmin + IL)Ri + VZ = IminRi + VZ (1-19)

VSmax = (IZmax + IL)Ri + VZ = ImaxRi + VZ (1-20)Chú ý vì VL = VZ≈ const nên khi IL thay đổi ta có:

L min I Z

V

min L

Z max

L I

V

Chương II: Transistor hai lớp tiếp giáp (BJT)

ở chế độ tín hiệu lớn.

I Các tham số cơ bản của Transistor (H2-1)

+ Hệ số truyền đạt dòng điện phát khi mắc Base chung

Thông thường α = 0,95 ÷ 0,99, lý tưởng α = 1

+ Hệ số truyền đạt dòng điện khi mắc Emitter chung:

α

−

α

=β

1 (vài chục ÷ vài trăm lần).

II

II

S l ng đi n t t i đ c Collectorố ượ ệ ử ớ ượ

S l ng đi n t phát đi t c c Emitterố ượ ệ ử ừ ự

α =

VCEQ

+-

RE

ICQ+VCC

RC

CQ

CEQ CC

E

VVR

RE

V)3,01,0

(I

C I

VV

2- Mạch phân cực Base:

a- Mạch định dòng Base:

Ta có: RbIBQ + VBE + IEQRE = VCC (2-8)

VBE là điện áp mở của Transistor, còn ký hiệu là Vγ

như H2-2 chương 1 VBESi ≈ 0,7v và VBEGe ≈ 0,2v Ngày nay chủ yếu dùng Transistor Silic nên từ (2-8) ta có :

1

RR

V

1

RR

7,0VI

b E

CC b

E

CC EQ

+β+

≈+β+

Ta có: CC

2 1

1

RR

RV

+

2 1

2 1

b R R

RRR

+

BB CC

CC b

CC BB b

VRV

V1

1RR

2 V

VR

Phương trình tải DC: VCC = VCEQ + ICQ(RC + RE) (2-14)

Áp dụng định luật KII ta có: ΣVkín = 0, suy ra:

BB E EQ BE BQ

bI V I R V

⇒

β++

7,0VI

I

b E

BB EQ

CQ

coi VBE = 0,7v (2-16)

Thay vào (2-14) ta tính được VCEQ

Thông thường khi thiết kế ta thường chọn RE >> (1-α)Rb để ổn định dòng IEQ

Vì vậy nếu chưa biết Rb ta thường chọn:

b E RE

10

1R)1(10

7,0VI

b E

EE EQ

+β+

IEQ

Phương trình tải DC trong trường hợp này sẽ là:

VCC + VEE = VCEQ + ICQ(RC + RE) (2-20)Phương pháp phân cực Base này chỉ được dùng khi mạch yêu cầu chất lượng cao như mạch khuếch đại vi sai, mạch khuếch đại thuật toán (KĐTT) vì nó phải tốn thêm một nguồn cung cấp

III Giải tích mạch Transistor bằng đồ thị:

1- Bộ khuếch đại mắc Emitter chung:

Ta có thể chia thành 4 loại mạch cơ bản như sau:

a- Không có CE, không có CC: (H2-3)

Bộ khuếch đại có thể được thiết kế ở chế độ tối ưu (sóng ra tốt nhất) hoặc ở chế

độ bất kỳ

Chế độ tối ưu: Thiết kế sao cho sóng ra lớn nhất và không bị méo (Icmmax hoặc

VLmax), thường chưa biết các điện trở phân cực R1, R2

Từ đồ thị (H3-2), ta thấy sóng ra sẽ lớn nhất khi:

AC DC

CC Ö

CQT max

VI

VI

E C

CC TÖ

b- Có CE, không có CC (Tụ Bypass Emitter) (H2-5)

Chế độ tối ưu:

RDC = RC + RE và RAC = RC thay vào (2-21) ta được:

E C

CC AC

DC

CC TÖ

CQ max

VR

R

VI

I

+

=+

=

C E

CC E

C

C CC AC

TÖ CQ TÖ CEQ max

cm

R

R2

VR

R2

RVR

IV

V

+

=+

=

=

=

(2-26)

Chế độ bất kỳ: được tính toán theo các công thức (2-10, 11, 14, 16) và đặc

tuyến tải AC được vẽ như sau:

( CE CEQ)

AC CQ

R

1I

Cho VCEQ = 0 ⇒

AC

CEQ CQ

max

VI

Cho iC = 0 ⇒ vCEmax = VCEQ + ICQRAC (2-29)Phương trình (2-28) và (2-29) để xác định iCmax và vCEmax trong các trường hợp điểm tĩnh Q bất kỳ

CC

R R

0

1 DCLL

2VCETƯ

c- Không có CE, có CC:

Chế độ tối ưu:

E C

DC R R

L C

L C E

AC R R

RRRR

++

=

Thay vào (2-21) ta được:

L C

L C E C

CC TÖ

CQ max Cm

RR

RRR2R

VI

I

+++

=

=

AC TÖ CQ TÖ CE max

CE V I R

L C

L C E C

CC L

C

C max

Cm L C

C max

Lm

RR

RRR2R

VR

R

RI

RR

RI

++++

=+

=

(2-32)

L C

L C E C

CC L

C

L C L

max Lm max Lm

RR

RRR2R

VR

R

RRR

IV

++++

C

RR

RI

DC R R

L C

L C

AC R R

RRR

+

=thay vao (2-21) ta được:

L C

L C E C

CC TÖ

CQ max Cm

RR

RRRR

VI

I

+++

=

=

L C

L C

L C

L C E C

CC TÖ

CEQ max

RR

RR

RRRR

VV

V

+

×+++

=

=

(2-37)

L C

L C E

C

CC L

C

C max

Cm L C

C max

Lm

RR

RRR

R

VR

R

RI

RR

RI

+++

×+

=+

=

(2-38)

L C

L C E C

CC L

C

L C L

max Lm max Lm

RR

RRRR

VR

R

RRR

IV

++++

e- Tính toán công suất:

 Công suất nguồn cung cấp:

 Công suất trung bình tiêu tán trên tải:

L

2 Lm L

2 Lm

V2

1PI2

2 max Cm max

2

1RI2

L I R2

AC

2 CQ E C CC

DC R R

L E

L E C

AC R R

RRRR

++

=thay vào công thức (2-21), (2-22) ta sẽ có:

L E

L E E

C

CC TÖ

CQ max Em

RR

RRR

R2

VI

I

+++

×+++

=

=

L E

L E C L E

L E E C

CC AC

TÖ CQ TÖ

RRRRR

RRRR2

VR

IV

 Trong cả 3 hình nếu có CC ta có:

E C

DC R R

L E

L E

AC R R

RRR

+

=thay vào công thức (2-21), (2-22) ta sẽ có:

L E

L E E

C

CC TÖ

CQ max Em

RR

RRR

R

VI

I

+++

×+++

=

=

L E

L E

L E

L E E C

CC AC

TÖ CQ TÖ

RR

RR

RRRR

VR

IV

(2-51)

Ta luôn có:

max Cm L E

E max

RR

RI

+

L E

L E max Cm L max Lm max

RRI

RIV

+

=

 Chế độ bất kỳ: Tính theo các công thức được xây dựng trong phần mạch

phân cực cho Transistor

Đặc tuyến tải một chiều DCLL và đặc tuyến tải xoay chiều ACLL được

vẽ tương tự như trong mạch khuếch đại Emitter Common

3- Bộ khuếch đại mắc Base chung:

L C

AC R R

RRR

+

=Thay vào (2-21), (2-22) ta được:

Vi+-

L C

L C C

CC TÖ

CQ max Cm

RR

RRR

VI

I

++

×++

=

=

=

L C

L C

L C

L C C

CC AC

TÖ CQ TÖ CEQ max

RR

RR

RRR

VR

IV

V

(2-55)

max Cm L C

C max

RR

RI

+

L max Lm max

Lm I R

 Chế độ bất kỳ: được tính trực tiếp từ mạch

Chương III: Ổn định phân cực cho Transistor BJT

Chương này nhằm nghiên cứu sự dịch chuyển điểm Q theo ICBO, VBE khi thay đổi nhiệt độ và theo β khi bị lão hóa Coi gần đúng các đại lượng VCC, VBB không thay đổi

Nếu sự thay đổi ICBO, VBE và β là nhỏ thì biến xét ICQ sẽ là hàm tuyến tính theo các biến khác

 Thừa số ổn định dòng điện:

E

b CBO

CQ

R1I

CQ

1V

=β

b

E b 1

1 CQ CQ

R1R

RRI

∆+

b

E b 1

1 CQ BE E

CBO E

b

R1R

RRI

VR

1I

R

R

Chú ý ∆VBE thường có giá trị âm

Chương IV Thiết kế và phân tích tín hiệu nhỏ tần số thấp.

I Các thông số Hybrid:

 Trở kháng vào khi ngắn mạch tải: i v 0

vh

2 1

1

i = =

 Độ lợi điện áp ngược khi hở mạch nguồn: v i 0

vh

1 2

1

r = =

 Độ lợi dòng điện thuận khi ngắn mạch tải: i v 0

ih

2 1

2

f = =

 Tổng dẫn ngõ ra khi hở mạch nguồn: v i 0

ih

1 2

2

o = =

Ứng với các cách mắc khác nhau EC, BC hay CC mà chữ thứ hai được chỉ định

Ví dụ: hie, hib, hic,

II Cách mắc Emitter chung:

Trở kháng vào khi ngắn mạch tải:

EQ

T fe

ie I

Vmh

ie I

Vh4,1

* Đối với H4-1a, có mạch tương đương rút gọn H4-4, ta có:

 Hệ số khuếch đại dòng điện:

b ie

fe ie

b

b fe i

b b

L i

L i

R

h1

hh

R

Rh

i

ii

ii

iA

+

−

=+

ie b

hR

hR

* Đối với H4-5, có mạch tương đương H4-6 ta có:

 Hệ số khuếch đại dòng điện:

( )

b i

ie L

C

C fe ie

b i

b i fe L C

C i

b b

L i

L

i

R//

r

h1

1R

R

Rhh

R//

r

R//

rh

RR

Ri

ii

ii

i

A

++

−

=+

R C

C i

b b

L i

L

R//

rh

R

Ri

ii

ii

iA

Sơ đồ EC hay được dùng nhất do có Ai, Av lớn

III Cách mắc Base chung:

Từ mạch H4-9, H4-10, và H4-11 các tham số của cách mắc Base chung (BC) có thể đưa về các tham số của cách mắc Emitter chung (EC) như sau:

 Trở kháng vào khi ngắn mạch tải:

fe

ie

ib 1 h

hh

+

Như vậy để tính các tham số của sơ đồ B.C chỉ cần biết các tham số của sơ

đồ E.C Vì hfb ≤ 1 nên sơ đồ B.C ít được dùng ở phạm vi tần số thấp, nhưng

được dùng rất nhiều ở phạm vi tần số cao để giảm ảnh hưởng của các điện dung ký sinh.

IV Cách mắc Collector chung:

Từ H4-14 và H4-15 ta có:

VE = iERE = ib(1 + hfe)RE (4-20)Suy ra:

Vb = ibhie + ib(1 + hfe)RE = ib[hie + (1 + hfe)RE] (4-21)

i

b b

b b

E i

E

VV

ii

VV

V

E fe b

E (1 h )Ri

E fe ie

b

b

R)h1(h

1V

i

++

Gọi: R'b =Rb//[hie +(1+hfe)RE] (4-25)

' b i

' b '

b i

i ' b i i

b

Rr

RR

r

VRV

1V

V

+

=+

Thay (4-23, 24, 26) vào (2-22) ta được:

' b i

' b E fe ie

E fe i

E

RR)h1(h

R)h1

(V

VA

++

Trở kháng vào của sơ đồ H3-7 : Zi = hie + (1 + hfe)RE (4-28)

Từ sơ đồ H3-8 ta xác định được trở kháng ra:

fe

' b i ib i

E

E

R//

rh0Vi

VZ

++

nên thường được làm tầng đệm, hoặc tầng khuếch đại công suất âm tần ra để phối hợp trở kháng với loa Nó cũng hay được dùng trong các bộ khuếch đại thuật toán (KĐTT).

Chương V: Transistor hiệu ứng trường.

I Lý thuyết hoạt động của JFET:

VDS: điện áp giữa cực máng và cực nguồn

VDS (tại điểm nghẽn) = Vp = Vpo + VGS (5-1)

 Vpo: điện thế nghẽn được tra trên đồ thị

 VGS: điện áp giữa cực cổng và cực nguồn

Điện thế đánh thủng Breakdown là một hàm của điện áp GS:

GS DSS

DSX BV V

Trong đó BVDSS là điện thế Breakdown ứng với VGS = 0

Tại vùng bão hòa, dòng diện máng được tính gần đúng:

=

2

po

GS po

GS po

V2V

V31I

II Lý thuyết hoạt động của IGFET:

Điện áp giữa cực máng và cực nguồn:

V1I

III Giải tích đồ thị và phân cực:

DD

2 1

1

RR

RV

1 S

D GG

RR

RR

IV

GG GSQ

S I

VV

Các giá trị cho bởi phương trình (5-17, 18, 19) sẽ xác định điểm tĩnh Q và cực tiểu hóa sự phụ thuộc vào nhiệt độ của tĩnh điểm

IV Giải tích tín hiệu lớn, sự sái dạng:

Đối với IGJET:

2

po

GS po

V1II







+

Đưa tín hiệu AC vào cực cổng:

vV

im po

nhất bậc hài phần Thành

0 po

im po

GSQ po

DC bình trung phần Thành

2

po im 2

ItcosV

VV

V1I2V

V2

1V

V1II







+

V14V

Vlog

20

po GSQ po im

po GS

D

V1V

I2QV

i

L m gs

ds

V

V)FET(

 Điện trở máng nguồn:

DQ D

DS

1Qi

1) Bộ khuếch đại cực nguồn chung: H5-17

Trở kháng vào nhìn từ nguồn: Zi = R3 + (R1//R2) (5-30)Trở kháng ra nhìn từ tải: Zo = Rd//rds (5-31)

L m 2

1 3 i o

L m i

gs gs

L i

L

R//

RR

r1

1Z

//

RgV

VV

VV

Thực tế VGSQ chỉ vài volt, trong khi

Hệ số khuếch đại điện áp: V R 1

VA

S g

S '

S 1 S

2 S

1

RR

R11

01

R

VR

11

Rr

m

d ds

 Hệ số khuếch đại:

1

Rrr

RV

VA

d ds i

d i

d V

+µ

++

=

=

Chương VI: Mạch Transisrtor ghép liên tầng

' 1

' 1 2

ie

' 2

' 2 1 fe L

2 C

2 C 2 fe i

1 1

2 2

L i

L

Rh

R

R

hR

R

R

hi

ii

ii

ii

' 1

' 1 2

E 2 fe 2 ìe

' 2

' 2 1 fe L

2 C

2 C 2 fe

RR

hhR

R

hR

R

Rh

1 L

2 E 2 fe 2 ie 2 1 C

2 1 C L

2 E

2 E 2 fe

i

1 1

L L

L i

L i

hR

RR

//

RhhR//

R

R//

RR

R

Rh

i

ii

'i'i

ii

2 1 C 2 ib 2 E

R//

Rh//

( ) ( ) + + 





++

1 L

2 E 2 fe 2 ie 2 1 C

2 1 C L

2

E

2 E 2 fe

i

1 1

L L

L i

L

i

RhhR

RR

//

RhhR//

R

R//

RR

R

Rh

i

ii

'i'i

ii

=

2 fe

2 1 C 2 ib 2 E

R//

Rh//

EE 2

EQ 1

EQ

h

RR2

7,0VI

+ Mốt chung

2

ii







+

−

=

fe

b ib E

1 L

C

C C

h

RhR2

RR

b L

C

C d

h

Rh2

RR

R

RA

Tỷ số nén tín hiệu đồng pha:

b ib

E

h

Rh

RCMRR

2 fe 1 fe

2

CQ R 0,7 0,7 I R Vh

h

I

=+

+

Tổng quát dòng điện ra ICQ2 được tính:

2 fe 1 fe

b E

1 BB 2

CQ

hh

RR

4,1VI

CQ R

4,1V

Trong đó

CC 2 1

1 1

RR

RV

+

2 1

2 1

b R R

RRR

2 CQ 2 C C 2 CE

h

IIRV

2 CQ 1

CQ h

I

Từ H3-2 ta có:

1 ie L

C

C 2 fe 1 fe

2 ie 1 ib 1 fe b

b L

C

C 2 fe

i

2 2

L i

L i

R

h21

1RR

Rh

h

hhh

RR

Rh

i

ii

ii

iA

++







+

1 ie 2 fe 1 EQ

3 2

fe 1

EQ

3 2

fe 2

h

hhI

10.25h4,1I

10.25h4,1

L C E C

CC AC

DC

CC CQ

max cm

RR

RRRR

VR

R

VI

+++

=+

=

=

AC CEQ

CEQ max

cm V I R

max cm L C

C max

Lm I 2

RR

RI

+

L max Lm max

Lm I R

* Mạch Darlington cũng có thể mắc theo kiểu C.C

Hệ số khuếch đại:

( i b) ie 1 ( E L) fe 1 fe 2

b i L

E

E 2 fe 1 fe

i

1 1

L L

L i

L i

hhR//

Rh

2R//

R

R//

RR

R

Rh

h

i

ii

'i'i

ii

iA

++

E

E L 2 fe 1 fe i

L L i

L

T R //R 2h R //R h h

R//

RR

R

RRhhi

i

Ri

V

A

1+++

=

=

i i

L i i

L L i

L

R

RiR

i

RV

=

2 fe 1 fe

b i 2 ib E

R//

Rh//

4) Mạch khuếch đại Cascode: H6-13

T1 mắc theo kiểu EC, T2 mắc theo kiểu BC Do đó đây là bộ khuếch đại liên tầng E.C-B.C

 Chế độ DC: Từ hình vẽ nếu I2 >> IB1 và I2 >> IB2 ta có:

CC 3 2 1

2 1 2

RRR

RRV

++

+

2

BB 2 1

1 1

RR

RV

+

1 fe

2 1 E

1 BB 1

E 1 C

h

R//

RR

7,0VI

2 1 1

fe 2 fb

i

1 1

2 2

L i

L i

hR//

R

R//

Rh

h

i

ii

ii

ii

iA

i L i

L L i

V

Trở kháng vào: Zi = R1//R2//hie1 (6-50)

Chương VII: Mạch khuếch đại hồi tiếp.

1 Khái niệm cơ bản về mạch hồi tiếp:

Hồi tiếp là hiện tượng đưa tín hiệu từ ngõ ra của bộ khuếch đại ngược trở về ngõ vào Hồi tiếp gồm 3 loại:

+ Hồi tiếp nội bộ sinh ra do tính chất vật lý của Transistor Ví dụ: hồi tiếp qua

Phân loại hồi tiếp:

+ Tùy theo điện áp hồi tiếp (Vf) tỷ lệ với điện áp ra (Vo), dòng điện ra (Io) hay tỷ lệ với cả hai mà hồi tiếp thuộc loại hồi tiếp điện áp, hồi tiếp dòng điện hay hồi tiếp hỗn hợp Để phân biệt ba loại hồi tiếp này ta dùng phép thử:

• Ngắn mạch tải mà mất hồi tiếp (Vf = 0) thì đó là hồi tiếp điện áp

• Hở mạch tải mà mất hồi tiếp (Vf = 0) thì đó là hồi tiếp dòng điện

• Cả khi ngắn mạch và hở mạch tải mà vẫn còn hồi tiếp (Vf≠ 0) thì đó

là hồi tiếp hỗn hợp

B khu ch đ iộ ế ạ

AV

M ch h i ti pạ ồ ếβ

T iảNgu nồ

+ Tùy theo điện áp hồi tiếp đưa về ngõ vào mắc nối tiếp hoặc mắc song

song với nguồn tín hiệu vào mà ta có hồi tiếp nối tiếp (sai lệch áp) hoặc hồi tiếp song song (sai lệch dòng)

+ Như vậy ta có bốn loại hồi tiếp hay dùng

• Hồi tiếp áp, sai lệch áp

• Hồi tiếp áp, sai lệch dòng

• Hồi tiếp dòng, sai lệch áp

• Hồi tiếp dòng, sai lệch dòng

2 Ảnh hưởng của hồi tiếp âm đến các tham số của bộ khuếch đại:

a) Đối với độ lợi áp khi có hồi tiếp âm AVf:

V

V

Vf 1 A

AA

β+

β+

β+

β+

+ Độ dịch pha khi chưa có hồi tiếp là ϕ, độ dịch pha khi có hồi tiếp âm ϕf :

d) Ảnh hưởng đến hệ số méo phi tuyến và tạp âm

 Hệ số méo phi tuyến:

m 1

2 nm

2 m 3

2 m 2 m

1

2 nm

2 m 3

2 m 2

I

II

IV

VV

VV

β+

e) Anh hưởng đến trở kháng vào:

 Hồi tiếp nối tiếp: Zif =Zi(1+βAV) (7-10)

 Hồi tiếp song song:

V

i

if 1 A

ZZ

β+

f) Ảnh hưởng đến trở kháng ra:

 Hồi tiếp dòng điện: Zof =Zo(1+βAV) (7-12)

 Hồi tiếp điện áp:

V

o

of 1 A

ZZ

β+

3 Hồi tiếp điện áp, sai lệch dòng điện:

Từ H7-2 ta có độ lợi dòng thuận:

' i i

if

0GA

AR

GA1

A

L i i

i

Độ lợi vòng được định nghĩa:

L i i i

' L

L AGR0

iV

L

if R

Ri

i

i

f i

L

vf r

RV

V

Trở kháng vào khi có hồi tiếp:

T1

4 Hồi tiếp điện áp, sai lệch điện áp:

 Độ lợi điện áp khi không có hồi tiếp:

' v v

vf

0KA

AAK1

AV

V

V V

V i

L

 Độ lợi vòng T:

V V

' V V i

' L

L K A K A0

VV

 Trở kháng ra khi có hồi tiếp:

T1