THỰC TẬP KỸ THUẬT SỐ - BÀI 13 pdf

Người ta cũng dễ dàng thiết kế khoá 3 trạng thái với tác động thấp E=0 như hình sau Trạng thái thứ 3 này có các tên gọi khác nhau nhưng cùng một ý nghĩa: thả nổi floating, hở open, tổng

Trang 1

Bài 13: cửa ba trạng thái và tổ chức bus

(Three - State & Bus - Organization)

A Phần tóm tắt lý thuyết

1 Khoá ba trạng thái :

Khoá ba trạng thái đã được triển khai sử dụng từ năm 1970 Nhờ sự ra đời của khoá này mà việc thiết kế và nối mạch đơn giản đi rất nhiều, đặc biệt cho các máy tính theo tổ chức Bus Dưới đây là một ví dụ đơn giản về khoá ba trạng thái

E Di D0

0 x

1 0

1 1

mở (hở)

0

1

Di : Đầu vào số liệu (Data in)

D0 : Đầu ra số liệu (Data out)

E : Đầu cho phép (Enable)

x : Giá trị bất kỳ, không cần quan tâm

Khi E = 0, transistor A bị cấm, bazơ transistor B ở thế cao, transistor B bão hoà, bazơ của transistor C như nối đất khiến cho emitơ của transistor C bị treo: D0 thả nổi (floating) Trạng thái thả nổi tương đương với khoá cơ học S để “ngỏ” Khi E = 1, transistor A bão hoà, transistor B bị cấm, transistor C hoạt động như một mạch lắp lại emitơ Toàn mạch bán dẫn tương đương với khoá cơ học S

được “đóng lại” Toàn mạch hoạt động như một tầng “đệm” , bởi vì D0 = Di

Ký hiệu logic

Sơ đồ nguyên lý

Khoá cơ học tương đương

C

B

A +5V

E

Do Di

E=1

Do

Di E=0 E

Do

Di

100K

100K 100K

Trang 2

Trên đây là khoá 3 trạng thái với đầu cho phép tác động cao (E = 1) Người ta cũng dễ dàng thiết kế khoá 3 trạng thái với tác động thấp E=0 như hình sau

Trạng thái thứ 3 này có các tên gọi khác nhau nhưng cùng một ý nghĩa: thả

nổi (floating), hở (open), tổng trở lớn (high impedance), cô lập (isolation)

2 Cửa logic ba trạng thái họ TTL (TTL - tri - State Logic Gate)

Hình sau là sơ đồ logic, sơ đồ chân nối 74125, 74126, 74LS244, 74LS245 và các trạng thái của chúng kèm theo

1E 1A1 1A2 1A3 1A4 1Y1 1Y2 1Y3 1Y4

0 1a1 1a2 1a3 1a4

1a1 1a2 1a3 1a4 thả nổi

2E 2A1 2A2 2A3 2A4 2Y1 2Y2 2Y3 2Y4

0 2a1 2a2 2a3 2a4

2a1 2a2 2a3 2a4 thả nổi

E Di D0

1 x

0 0

0 1

hở

0

1

Khoá cơ học tương đương

E

E=0

Do

Di E=1

4C 4A 3C 3A 2C 2A 1C 1A

4Y 3Y 2Y 1Y

74LS126 4C

4A 3C 3A 2C 2A 1C 1A

4Y 3Y 2Y 1Y 74LS125

A7 A6 A5 A4 A3 A2 A1 A0

B7 B6 B5 B4 B3 B2 B1 B0

CE S/R 74LS245

I0

I1

I2

I3

O0

O1

O2

O3

OE

U6

Ia3

Ia2

Ia1

Ia0

Ib3

Ib2

Ib1

Ib0

Ya3

Ya2

Ya1

Ya0

Yb3

Yb2

Yb1

Yb0

OEa

OEb

74LS244

Trang 3

E DIR Chức năng

0

1

0

1

x

Số liệu B đến bus A

Số liệu A đến bus B Cô lập giữa hai bus

DIR : viết tắt của chữ DIRECTION có nghĩa là phương hướng

E CLR CK LOAD D4 D3 D2 D1 Q4 Q3 Q2 Q1

1 x x x

0 1 x x

0 0 0

0 0 x

x x x x

x x x x d4 d3 d2 d1

x x x x

Thả nổi

0 0 0 0 d4 d3 d2 d1 không đổi

3 Mạch ghi với các đầu ra ba trạng thái

Vi mạch 74LS173 là một ví dụ về mạch ghi loại D, 4 bit với các đầu ra 3 trạng thái Sơ đồ chân, bảng chân lý và sơ đồ logic cho trên hình dưới đây:

4 Tổ chức bus

Bus là một nhóm đường dẫn dùng để chuyển số liệu Hình vẽ dưới đây giúp ta hiểu cách chuyển số liệu từ mạch ghi này đến mạch ghi khác qua bus Nói một cách khác, đây là cách chuyển số liệu theo “tổ chức bus” Các mạch ghi có đầu ra 3 trạng thái

Xung nhịp tác động đồng thời vào các thanh ghi A, B, C, D nhưng không có

điều gì xảy ra cả nếu các đầu vào LOAD (L ) và Enable ( A E A)đặt ở mức logic “1”: các thanh ghi cô lập với bus

Muốn chuyển một từ nhị phân từ mạch ghi A sang mạch ghi D, ta đặt E và A D

L ở logic “0” Như vậy số liệu của mạch ghi A sẽ xuất hiện trên bus và mạch ghi

D sẵn sàng nạp số liệu Khi có xung nhịp kích thích, số liệu sẽ được lưu trữ trong mạch ghi D Giả sử các “từ nhị phân “ sau đây được lưu trữ trong các mạch ghi :

MR E1 E2 CP D3 D2 D1 D0

OE1 OE2

Q3 Q2 Q1 Q0

74LS173

Trang 4

A = 0011

B = 0110

C = 1001

D = 1100

Muốn chuyển từ A = 0011 sang mạch ghi D, ta đặt L A =0 và L D =0 Lúc này các khoá 3 trạng thái của mạch ghi A được đóng lại để chuyển từ A = 0011 lên bus Với L D =0, mạch ghi D được nạp từ nhị phân trên Khi có xung nhịp tới (sườn dương), từ A được lưu trữ trong mạch ghi D Kết quả bây giờ là :

A = 0011

B = 0110

C = 1001

D = 0011

Trang 5

B Phần thực nghiệm

1 Nghiên cứu hoạt động của cửa ba trạng thái 74LS244

Vi mạch 74LS244 đóng vai trò như tầng đệm cho bus 8 đường dẫn (Octal Bus buffer) Mỗi IC 74LS244 gồm 2 bộ khoá ba trạng thái, mỗi bộ khoá

gồm 4 bít và một đầu cho phép E Vai trò của mỗi bộ là như nhau nên ta

có thể ghép 2 bộ 4 bít để tạo bộ khoá ba trạng thái 8 bit ở bài này ta chỉ cần khảo sát bộ khoá thứ nhất IC 74LS244 có thể được dùng để làm bộ

"khoá từ 3 trạng thái" (3-State word switch) hay để phát tín hiệu số lên bus, với vai trò này nó có tên gọi là "bộ phát bus" (transmitter For Bus or Bus Transmitter)

Sơ đồ thí nghiệm:

Ea 0V

Ia0 0V Ia1 0V Ia2 0V Ia3 0V

Ya1 Ya1 Ya2 Ya3 74LS244 Ia3 Ia2 Ia0 Ib3 Ib1

Ya3 Ya2 Ya0 Yb3 Yb1

OEa

OEb

Các bước tiến hành thí nghiệm:

Bước1:

Thực hiện vẽ mạch như các hình trên bằng cách sử dụng:

05 Logic switch [Switches/Digital/Logic Switch] (s)

04 Logic Display [Displays/Digital/Logic Display] (9)

01 IC 74LS244 [Digital by Number/742xx/74244]

Chú ý:

[ ] Đường dẫn để lấy linh kiện trong thư viện ( ) Ký hiệu phím tắt

Bước 3:

- Tiến hành thí nghiệm và điền đầy đủ vào bảng chân lý sau:

E Ia0 Ia1 Ia2 Ia3 Ya0 Ya1 Ya2 Ya3

Trang 6

2 Nghiên cứu hoạt động cửa ba trạng thái 74LS245

Vi mạch 74LS245 thường được dùng làm tầng đệm cho bus 8 đường dẫn hai chiều (Bidirectional octal bus buffer) Do tính chất hai chiều mà vi mạch này được làm mạch đệm phát tín hiệu lên bus hoặc nhập tin từ bus Vì vậy nó còn có tên là “mạch thu phát bus” (Bus Transmister-Receiver)

Hình a: A -> B Hình b: A <- B

S/R 0V

CE 0V

B0 0V B1 0V B2 0V B3 0V B4 0V B5 0V B6 0V B7 0V

CE

0V

A0

0V

A1

0V

A2

0V

A3

0V

A4

0V

A5

0V

A6

0V

A7

0V

S/R 5V

74LS245 A7 A6 A4 A3 A1

B7 B6 B4 B3 B1

CE S/R

A4

A7 A6 A5

A2

A0 A1 A3

74LS245 A7 A6 A5 A3 A1

B7 B6 B5 B3 B1

CE S/R

B4

B1 B0 B2 B3 B5 B6 B7

Bước1:

08 Logic Display [Displays/Digital/Logic Display] (9) Bước 2:

- Chuyển số liệu theo chiều từ A -> B ở đây ta tiến hành thí nghiệm với hình a

- Tiến hành thí nghiệm và điền đầy đủ vào bảng số liệu sau:

CE S/R A7 A6 A5 A4 A3 A2 A1 A0 B7 B6 B5 B4 B3 B2 B1 B0

0 1 1 0 0 1 1 0 0 1

1 x 1 0 0 1 1 0 0 1

Chú ý:

Trang 7

- S/R: Đầu chọn hướng truyền số liệu S/R = 1 số liệu được truyền từ A sang

B, còn S/R = 0 số liệu được truyền từ B sang A

Bước 3:

- Chuyển số liệu theo chiều từ B -> A ở đây ta tiến hành thí nghiệm với hình b

- Tiến hành thí nghiệm và điền đầy đủ vào bảng số liệu sau:

CE S/R A7 A6 A5 A4 A3 A2 A1 A0 B7 B6 B5 B4 B3 B2 B1 B0

3 Chuyển số liệu giữa các mạch ghi theo tổ chức bus

Ta có sơ đồ khối:

Mục đích của bài thực tập:

- Phát số liệu nhị phân 1010 lên bus

- Từ bus, số liệu được nạp và lưu trữ tại mạch ghi thứ nhất (ví dụ mạch ghi A)

- Chuyển số liệu từ mạch ghi thứ nhất đến mạch ghi thứ hai (ví dụ mạch ghi B) qua bus và lưu trữ lại

- Đọc lại số liệu trên thanh ghi B

CK

B E

CLR B CLR A

A E

Word switch

3 state

Hexa-decimal dispay

A Register 74LS173

B Register 74LS173

Word switch

Trang 8

Thanh ghi B Thanh ghi A

0 1 2 3

1

0 1 3

E

0V

I0

0V

I1

0V

I2

0V

I3

0V

EB 5V MRB

LOADB

5V EA

5V

MRA 0V

LOADA

5V

CP 0V

Q0 Q1 Q2 Q3

74LS244 Ia3 Ia1

Ib3 Ib2 Ib0

Ya3 Ya1

Yb3 Yb2 Yb0

OEa

OEb

74LS173 MR E2 D3 D1

OE1

Q3 Q1

74LS173 MR E2 D3 D1

OE1

Q3 Q1

Bước1:

04 Logic Display [Displays/Digital/Logic Display] (9)

Bước 2:

Tiến hành thí nghiệm và điền đầy đủ vào bảng số liệu sau:

Phát số liệu nhị phân 1010 lên bus

E MRA MRB LOADA EA LOADB EB CP I3 I2 I1 I0 Q3 Q2 Q1 Q0

Nạp số liệu vào thanh ghi A

Chuyển số liệu từ thsnh ghi A sang thanh ghi B

Phát số liệu thanh ghi B lên bus để kiểm tra

Trang 9

Q 3 Q 0 : Tín hiệu trên bus

4 Kiểm tra kiến thức

Cho sơ đồ khối của một tổ chức bus nh− sau:

- Muốn chuyển nội dung của mạch ghi D đến mạch ghi C thì ta phải điều khiển nh− thế nào?

- Dựa theo câu 3 từ sơ đồ khối trên sinh viên có thể tự thiết kế sơ đồ mạch điện để tiến hành thí nghiệm

4

LA

CLR

EA

LOAD

A ENABLE

LOAD

B ENABLE

LB

CLR

EB

LC CLR

EC

LOAD

C ENABLE

LD CLR

EC

LOAD

D ENABLE

4

Trang 10

C Phụ lục

Giới thiệu DataSheet các hãng sản xuất IC trên thế giới của một số IC thông dụng sử dụng trong bài thực hành

1 Bộ đệm 3 trạng thái 8 bit (Octal Buffer/Line Driver 3-State) Tên IC: 74x244 (TTL)

2 Bộ truyền/nhận bus 8 bit (Octal Bus Transceiver)

Tên IC: 74x245 (TTL)

Trang 11

3 Thanh ghi D lèi ra 3 tr¹ng th¸i

(4-bit D type register with 3-state outputs) Tªn IC: 74x173 (TTL)

Định dạng
Số trang	11
Dung lượng	262,64 KB