Bảng E.1.1 Bảng trạng thái với nhiều ngõ ra và ngõ vào Trạng thái hiện a Vẽ sơ đồ khối.. 1.6 Cài đặt bảng trạng thái sau dùng PAL 16R4 Trạng thái hiện tại Trạng thái kế Output 1.7 Với bả
Trang 1Bài tập Chương 1–PLD
1.1 Vẽ sơ đồ khối cho biết cách nối ROM và các D flipflop để cài đặt bảng E.1.1 Xác định bảng chân trị cho ROM dùng phép gán trạng thái nhị phân trực tiếp
Bảng E.1.1 Bảng trạng thái với nhiều ngõ ra và ngõ vào Trạng thái hiện
a) Vẽ sơ đồ khối
b) Xác định nội dung của PLA theo dạng bảng dùng gán trạng thái ở bảng E.1.2
c) Nếu thay PLA bằng ROM thì cần ROM kích thước bao nhiêu?
1.3 Cài đặt bảng trạng thái E.1.2 dùng PAL 16R4 Đánh dấu các X trên bảng sao của sơ đồ 16R4 để chỉ mẫu cầu chì
1.4 Làm tương tự 1.2 với bảng trạng thái sau:
a) Suy ra bảng trạng thái với số trạng thái tối thiểu
Trang 2b) Thiết kế hệ dùng JK flipflop và các cổng NAND và NOR
c) Thiết kế hệ dùng PLA và các D flipflop Lập bảng PLA
d) Thiết kế hệ dùng PAL Cho kiểu PAL và khuôn mẫu cầu chì
1.6 Cài đặt bảng trạng thái sau dùng PAL 16R4
Trạng thái hiện tại
Trạng thái kế Output
1.7 Với bảng trạng thái E.1.7 sau:
a) Thực hiện gán trạng thái nhị phân và suy ra các phương trình trạng thái kế cho các D flipflop và các biến ra
b) Có thể cài đặt các phương trình ở a) bằng 1 PAL 16R4 được không? Nếu không, tìm 1 gán trạng thái mới mà có các phương trình trạng thái kế có ít số hạng hơn Chỉ ra các phương trình cần để cài đặt bảng trạng thái bằng PAL 16R4
Trang 3ngược lại) xảy ra ở giữa chuỗi nhấp nháy, hệ tức thời đi về trạng thái nghỉ IDLE (tất cả các đèn tắt) và rồi bắt đầu chuỗi mới HAZ có từ công tắc “hazard”, và khi HAZ = 1, tất cả 6 đèn nhấp nháy tắt và mở đồng bộ HAZ lấy ưu tiên nếu LEFT hoặc RIGHT cũng đang ON Giả sử tín hiệu clock khả dụng bằng tốc độ nhấy nháy mong muốn
a) Vẽ giản đồ trạng thái (8 trạng thái)
b) Cài đặt hệ dùng 6 D flipflop, và thực hiện phép gán trạng thái sao cho mỗi ngõ ra flipflop lái trực tiếp 1 trong 6 đèn
c) Cài đặt hệ dùng 3 D flipflop , dùng cách rút gọn trạng thái
d) Chú ý đến kinh tế giữa nhiều flipflop hơn và nhiều cổng hơn trong (b) và (c) Đề nghị 1 PLD thích hợp cho mỗi trường hợp
1.9 Cài đặt bộ đếm lên/xuống BCD 4 bit (0,1,….,9) dùng ‘XOR PAL’ thích hợp Bộ đếm có các ngõ vào điều khiển U (=1 để đếm lên), và D (=1 để đếm xuống), nhưng không có các ngõ vào nạp Suy ra các phương trình PAL và chỉ khuôn mẫu cầu chì PAL
1.10 Cài đặt bộ đếm lên nhị phân modulo 11 dùng XOR PAL Chuỗi đếm là 0, 1, 2, 3, 4, 5, 6, 7, 8,
9, 10, 0,.v.v Viết các phương trình trạng thái kế với dạng thích hợp để sử dụng với XOR PAL 1.11 Một thanh ghi dịch N-bit tương tự với 74178 sẽ được cài đặt bằng 22V10
a) Giá trị tối đa của N là bao nhiêu?
(Các) cầu chì nào nên cho cháy ở mỗi `output macrocell’ ?
b) Viết ra các phương trình cho ngõ vào D với các flipflop ban đầu (thứ nhất) và cuối cùng
1.12 Một hệ tuần tự có 1 ngõ vào và 1 ngõ ra Ngõ ra sẽ là 1 nếu đã nhận được tối thiếu 2 số 0 và tối thiểu 2 số 1 bất chấp thứ tự xảy ra Hãy vẽ giản đồ trạng thái (kiểu Moore) của hệ (có 9 trạng thái là đủ) Cài đặt hệ bằng: a) ROM; b) PLA
1.13 Một hệ tuần tự có 1 ngõ vào và 1 ngõ ra Ngõ ra là 1 nếu nhận được ít nhất một số 1 và ba số 0, bất chấp thứ tự xảy ra Vẽ giản đồ trạng thái (kiểu Moore) của hệ (có 8 trạng thái là đủ) Cài đặt hệ bằng: a) ROM; b) PLA
1.14 Một hệ tuần tự có 1 ngõ vào (X) và 2 ngõ ra (Z1 và Z2) Ngõ ra Z1=1 khi nhận được chuỗi vào 101, ngõ ra Z2=1 khi nhận được chuỗi vào 011 Hệ có đặc điểm là một khi đã xảy ra Z2=1 thì
Z1=1 có thể không bao giờ xảy ra và ngược lại Hãy tìm giản đồ trạng thái Mealy và bảng trạng thái (có số trạng thái tối thiểu là 8)
1.15 Tương tự 1.14 nhưng Z1=1 với chuỗi vào 010, Z2=1 với chuỗi vào 100 (Số trạng thái tối thiểu là 8)
1.16 Một hệ tuần tự có 2 ngõ vào (X1, X2) và 1 ngõ ra (Z) Ngõ ra giữ giá trị không đổi trừ khi có
1 trong các chuỗi vào sau xảy ra:
a) Chuỗi vào X1 X2=00, 01 làm cho Z=0
b) Chuỗi vào X1 X2=01, 11 làm cho Z =1
c) Chuỗi vào X1 X2=10, 11 làm cho Z đảo giá trị cũ (nghĩa là trước đó là 0 thì bây giờ là 1 và ngược lại)
Suy ra giản đồ trạng thái Moore và bảng trạng thái Cài đặt hệ bằng: a) ROM; b) PLA
1.17 Tương tự 1.16 nhưng với:
a) Chuỗi vào X1 X2=01, 00 làm cho Z=0
b) Chuỗi vào X1 X2=11, 00 làm cho Z =1
c) Chuỗi vào X1 X2=10, 00 làm cho Z đảo giá trị cũ
Trang 41.18 Một hệ tuần tự có 1 ngõ vào (X) và 1 ngõ ra (Z) Vẽ giản đồ trạng thái Mealy cho các trường hợp sau:
a) Ngõ ra Z =1 nếu tổng số bit 1 nhận được chia hết cho 3 ( ta xem 0, 3, 6, 9,… chia hết cho 3) b) Ngõ ra Z = 1 nếu tổng số bit 1 nhận được chia hết cho 3 và tổng số bit 0 nhận được là 1 số chẵn > 0 (9 trạng thái)
1.19 Một hệ tuần tự có 1 ngõ vào (X) và 1 ngõ ra (Z) Vẽ giản đồ trạng thái Mealy cho các trường hợp sau:
a) Ngõ ra Z =1 nếu tổng số bit 1 nhận được chia hết cho 4 ( ta xem 0, 4, 8, 12,… chia hết cho 4) b) Ngõ ra Z = 1 nếu tổng số bit 1 nhận được chia hetá cho 4 và tổng số bit 0 nhận được là 1 số lẽ (có 9 trạng thái)
1.20 Một hệ tuần tự có 2 ngõ ra Các ngõ vào (X1, X2)biểudiễn số nhị phân 2 bit N Nếu giá trị hiện tại của N lớn hơn giá trị trước đó thì Z1=1 Nếu giá trị hiện tại của N nhỏ hơn giá trị trước đó thì Z2=1 Các trường hợp khác thì Z1=Z2=0 Khi cặp giá trị vào đầu tiên nhận được thì không có giá trị trước đó của N thì ta xem như trường hợp với Z1=Z2=0
a) Tìm bảng trạng thái Mealy của hệ (số trạng thái tối thiểu bao gồm trạng thái bắt đầu là 5) Cài đặt hệ bằng PLA
b) Tìm bảng trạng thái Moore của hệ (số trạng thái tối thiểu là 11) Cài đặt hệ bằng PLA
1.21 Một hệ tuần tự có 2 ngõ vào và 2 ngõ ra Các ngõ vào (X1,X2) biểu diễn số nhị phân 2 bit N Nếu giá trị hiện tại của N cộng với giá trị N trước đó lớn hơn 2 thì Z1=1 Nếu giá trị hiện tại của
N nhân với giá trị trước đó của N mà lớn hơn 2 thì Z2=1 Các trường hợp khác thì Z1=Z2=0 Khi nhận được cặp giá trị vào đầu tiên thì xem như giá trị trước đó của N=0
a) Tìm giản đồ trạng thái Mealy và bảng trạng thái của hệ (số trạng thái tối thiểu là 4) Cài đặt bằng PLA
b) Tìm bảng trạng thái Moore của hệ (số trạng thái tối thiểu là 11 nhưng với đáp số có số trạng thái < 16 chấp nhận được)
1.22 Một hệ tuần tự Moore có 1 ngõ vào và 1 ngõ ra Khi chuỗi vào là 011 thì ngõ ra Z=1 và giữ giá trị 1 cho đến khi chuỗi vào 011 xảy ra một lần nữa thì ngõ ra Z=0 Ngõ ra Z giữ giá trị 0 cho đến khi 011 xảy ra lần thứ 3 Thí dụ chuỗi vào:
X = 0 1 0 1 1 0 1 0 1 1 0 1 0 0 1 1 1 Cho chuỗi ra Z = 0 0 0 0 1 1 1 1 1 0 0 0 0 0 0 1 1
Suy ra bảng trạng thái (có số trạng thái tối thiểu 6) Cài đặt hệ bằng PLA
1.23 Tương tự 1.22 nhưng với chuỗi vào 101 làm cho ngõ ra đổi trạng thái Thí dụ:
chuỗi vào X = 0 1 0 1 0 1 0 0 1 0 1 0 1 1 0 1 0
chuỗi ra Z = 0 0 0 1 1 0 0 0 0 0 1 1 0 0 0 1 1
Tìm bảng trạng thái (6 hàng tối thiểu) Cài đặt hệ bằng PLA
1.24 Giá trị vào của 1 hệ tuần tự gồm các nhóm 5 bit Mỗi nhóm 5 bit biểu diễn só BCD loại mã
2 trong 5 (có 2 bit 1 trong nhóm 5 bit) Sau khi nhận 5 bit, hệ cho trị ra là 1 và reset nếu nhóm 5 bit là mã 2 trong 5 hợp lệ, các trường hợp khác thì ngõ ra bằng 0 và reset Hệ có 1 ngõ vào và 1 ngõ ra Suy ra giản đồ trạng thái Mealy (có số trạng thái tối thiểu là 13)
1.25 Một hệ tuần tự Mealy có 2 ngõ vào và 1 ngõ ra Nếu tổng số bit 0 nhận được > 4 và tối thiểu
3 cặp trị vào đã xảy ra thì ngõ ra bằng 1 ở cặp vào cuối trong chuỗi trị vào Khi ngõ ra Z=1 xảy
ra thì hệ reset Suy ra giản đồ trạng thái và bảng trạng thái Chỉ rõ ý nghĩa của mỗi trạng thái Thí dụ S0 nghĩa là reset, S1 nghĩa là cặp trị vào là 11, …
Thí dụ:
Trang 5Chuỗi vào: X1 = 1 1 1 0 0 0 1 1 1 0 0 0 1 1 0 0 0 1 0
X2 = 1 0 0 0 0 0 1 1 1 1 1 1 0 1 0 0 0 1 0 Chuỗi ra: Z = 0 0 0 1 0 0 1 0 0 0 0 0 1 0 0 1 0 0 1
1.26 Một hệ tuần tự Moore có 1 ngõ vào và 1 ngõ ra Ngõ ra Z = 1 nếu tổng số bit 1 nhận được là lẻ và tổng số bit 0 nhận được là số chẵn > 0 Suy ra giản đồ trạng thái và bảng trạng thái (số trạng thái tối thiểu là 6) Cài đặt hệ bằng PLA
1.27 Một hệ tuần tự có 1 ngõ vào X và 1 ngõ ra Z Ngõ ra Z hiện tại bằng giá trị vào X trước đó 2 chu kỳ clock Thí dụ:
X = 0 1 0 1 1 0 1 0 1 1 0 1 0 0 0 1
Z = 0 0 0 1 0 1 1 0 1 0 1 1 0 1 0 0 Hai giá trị đầu tiên của Z là 0 Tìm giản đồ trạng thái Mealy và bảng trạng thái của hệ Cài đặt bằng PLA
1.28 Một hệ tuần tự có 1 ngõ vào X và 1 ngõ ra Z Ngõ ra hiện tại bằng giá trị vào trước đó 3 chu kỳ clock Thí dụ:
Thí dụ: X = 0111 (đây là 1410 với LSB đi trước)
Thí dụ: X = 0001 1000 1100
D = 0110 1111 1000
B = 0000 0001 0000 1.31 Một hệ tuần tự có 1 ngõ vào X và các ngõ ra Y và Z Cặp YZ biểu diễn 1 số nhị phân 2 bit bằng số bit 1 đã nhận được Hệ reset khi tổng số bit 1 nhận được là 3 hoặc khi tổng số bit 0 nhận được là 3 Tìm giản đồ trạng thái Moore và bảng trạng thái của hệ Cài đặt hệ bằng PLA
1.32 Một hệ tuần tự có 1 ngõ vào X và các ngõ ra Y và Z Cặp YZ biểu diễn 1 số nhị phân 2 bit bằng số cặp bit 1 liên tiếp nhận được ở ngõ vào Thí dụ chuỗi vào 0110 chứa một cặp bit 1, chuỗi
011110 chứa 2 cặp bit 1, và chuỗi 0110111 chứa 3 cặp bit 1 liên tiếp Hệ reset khi tổng số cặp bit
1 liên tiếp là 4 Tìm giản đồ trạng thái Moore và bảng trạng thái của hệ Cài đặt hệ bằng PLA
↓ Chuỗi vào: X = 0 1 0 1 1 0 1 1 1 0 0 1 0 1 0 1 0 1 1 1 0 1 1 0 1 1 0 0 1 0
Trang 61.33 Một hệ tuần tự có 1 ngõ vào và 1 ngõ ra được dùng để mở rộng 2 bit đầu của chuỗi 4 bit như sau:
Giá trị vào Giá trị ra
3 và thứ 4 của chuỗi vào có thể là 1 hoặc 0, vì vậy phải đảm bảo hệ sẽ làm việc với mọi kết hợp có thể có
1.34 Một hệ tuần tự dùng để điều khiển họat động của một máy bán hàng bán món hàng $0,25 (25 xu) Hệ có 3 ngõ vào N, D và Q và 2 ngõ ra R và C Bộ phát hiện tiền đồng trong máy bán hàng đồng bộ với clock của hệ tuần tự ta thiết kế Bộ phát hiện tiền đồng sẽ cho ra 1 cho N, D hay Q (N = nickel = 5 xu, D = dime = 10 xu và Q = quarter = 25 xu) khi ta cho vào 5 xu, 10 xu hay
25 xu Mỗi lần chỉ có tối đa ngõ ra là 1 ở bộ phát hiện tiền đồng Khi khách hàng đưa tiền vào thì máy bán hàng kiểm tra thấy nếu tối thiểu 25 xu thì giao hàng cho khách trả tiền dư theo 5 xu Với mỗi giá trị ra là 1 ở C thì máy xuất ra đồng 5 xu cho khách hàng Món hàng sẽ được xuất ra khi hệ cho ngõ ra R = 1 (C = change =thối tiền và R = return = giao hàng) Hệ sẽ reset sau khi giao hàng
Thí dụ: Khách hàng nhét 1 đồng 5 xu, 1 đồng 10 xu và 1 đồng 25 xu Các ngõ vào và ra của hệ như sau:
N = 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 Ngõ vào → D = 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0
Q = 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
Ngõ ra → R = 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0
C = 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 Chú ý là có thể có các số không giữa các giá trị vào
Suy ra bảng trạng thái Moore của hệ, và mỗi trạng thái chỉ ra khách hàng đã đưa vào bao nhiêu tiền hoặc đã thối lại bao nhiêu Cài đặt hệ bằng PLA
Trang 7c) Vẽ giản đồ định thì cho đáp số ở a) dùng dạng sóng vào NRZ như ở hình trên Nếu ngõ vào hơi thay đổi sau cạnh clock, hay chỉ các chỗ ở dạng sóng ra mà các “glitch” (gai/xung nhiễu) [các giá trị ra sai] có thể xảy ra
d) Vẽ giản đồ định thì cho đáp số ở b), dùng cùng các dạng sóng vào như ở c) Có nhận xét gì?
Hình E 1.35 1.36 Thiết kế 1 hệ tuần tự đồng bộ dùng PLA và D flipflop kích cạnh lên mà cho ngõ ra Z tỉ lệ với tần số xung nhịp CK (Z = CK/n) như được minh họa ở giản đồ định thì ở hình sau:
CK
Z
Hình E.1.36 a) Tần số tín hiệu ra Z tỉ lệ như thế nào với tần số CK?
b) Tìm bảng trạng thái để thiết kế
c) Sử dụng gán trạng thái a = 00, b = 01 và c = 10 Cho tất cả các trạng thái không sử dụng về a (00) Vẽ sơ đồ mạch thiết kế
1.37 Thiết kế hệ tuần tự đồng bộ Moore có 2 ngõ vào X1 và X2 và 1 ngõ ra Z Khi X1=0 và X2=1 thì ngõ ra Z = 1 Nếu tiếp theo ngõ vào X2=1 thì ngõ ra Z vẫn ở trị là 1, còn các trường hợp khác thì Z = 0 Cài đặt hệ bằng PLA và D flipflop kích cạnh xuống
Chương 2–Lưu đồ máy trạng thái
2.1 Xây dựng 1 khối SM có 3 biến vào (D, E, F), 4 biến ra (P, Q, R, S) và 2 đường ra Với khối này, ngõ ra P luôn luôn là 1 và Q = 1 nếu D = 1 Nếu D và F là 1 hoặc D và E là 0 thì R = 1 và lấy đường ra 2 nếu (D = 0 và E = 1) hoặc (D = 1 và F = 0) thì S = 1 và lấy đường ra 1
2.2 Xây dựng một khối SM có 3 biến vào (A, B, C), 4 biến ra (W, X, Y, Z) và 2 đường ra Với khối này, ngõ ra Z luôn luôn bằng 1 và W = 1 nếu cả hai A và B bằng 1 Nếu C = 1 và A = 0 thì
Y = 1 và chọn đường ra 1 Nếu C = 0 hoặc A = 1 , thì X = 1 và chọn đường ra 2
Trang 82.3 Chuyển các giản đồ trạng thái hình E.2.1 và E.2.2 sang các lưu đồ SM
Hình E.2.1 Máy trạng thái Moore Hình E.2.2 Máy trạng thái Mealy
2.4 Chuyển các giản đồ trạng thái (bộ phát hiện tuần tự) hình E.2.3 và E.2.4 sang lưu đồ SM Sử dụng các ngõ ra theo điều kiện cho hình E.2.3
Hình E.2.3 Giản đồ Mealy Hình E.2.4 Giản đồ Moore 2.5 Chuyển giản đồ trạng thái hình E.2.5 sang lưu đồ SM Kiểm tra 1 biến duy nhất trong mỗi hộp quyết định Hãy thử tối thiểu hóa số hộp quyết định
Trang 9Hình E.2.5 2.6 Chuyển giản đồ trạng thái hình 2.23 sang lưu đồ SM
2.7 Hoàn tất giản đồ định thì sau cho lưu đồ SM ở hình 2.25 (bộ nhân nhị phân), giả sử St = 1
Hình E.2.7 Giản đồ định thì của hình 2.25 2.8 Hoàn tất giản đồ định thì sau cho lưu đồ SM ở hình 2.20 (bộ chia nhị phân)
Trang 10Hình E.2.8 giản đồ định thì cho hình 2.20
2.9 Thiết kế lại bộ nhân nhị phân để bất cứ lúc nào phép cộng xảy ra bit nhân (M) sẽ được đặt thành 0 Như vậy, nếu M = 1 ở thời điểm clock cho trước và phép cộng xảy ra, M sẽ bằng 0 ở thời điểm clock kế Như vậy, ta có thể luôn luôn cộng khi M = 1 và luôn luôn dịch khi M = 0 Điều này có nghĩa là mạch điều khiển sẽ không phải đổi trạng thái khi M =1, và số trạng thái có thể được giảm từ 8 xuống 5 Vẽ lưu đồ SM cho bộ điều khiển nhân
a) Vẽ giản đồ định thì chỉ clock, trạng thái (S0,S1, S2), các giá trị vào X1 và X2 và các giá trị ra Giả sử là X3 = 0 và chuỗi tuần tự vào cho X1 X2 là 01, 00, 10, 11, 01, 10 Giả sử là tất cả các thay đổi trạng thái xảy ra ở cạnh lên của clock, và các giá trị vào thay đổi giữa các xung clock
b) Sử dụng gán trạng thái cho ở bài tập 2.10 (b) và suy ra các phương trình ra và trạng thái kế bằng cách đi theo các đường dẫn nối kết Đơn giản hóa các phương trình này dùng trạng thái
“don’t care” (AB = 11) và vẽ hệ tương ứng
c) Cài đặt lưu đồ 1 PLA và các D F/ F Cho bảng PLA?
Trang 11d) Nếu dùng ROM thay vì PLA, thì cần ROM kích thước bao nhiêu? Viết 5 dòng đầu tiên của bảng ROM
Hình E.2.13 2.14 Tương tự bài tập 2.13 nhưng cho lưu đồ SM ở hình E.2.14 và chuỗi tuần tự vào là X1X2X3 =
011, 101, 111, 010, 110, 101, 001
2.15
a) Suy ra lưu đồ SM cho bộ điều khiển ở bài tập 1.8
b) Cài đặt lưu đồ SM ở (a) dùng 1 PLA và các D flipflop
2-16 Cho trước các biến vào X1 và X2 , các biến trạng thái Y1 , Y2 và Y3 và các biến ra Z1 đến
Z8, hãy tìm các biến Moore và Mealy nếu biết:
2.17 Thiết kế 1 SM đồng bộ kiểu Moore với 2 biến vào X1 và X2 và 1 biến ra Z Khi X1 X2=1 ở sự kiện định thì clock kế thì ngõ ra Z = 1 Rồi ngõ ra Z trở về 0 trừ khi X2=1 làm cho giá trị ra giữ
ở 1
a) Vẽ lưu đồ ASM
b) Tìm phương trình trạng thái kế (dùng D flipflop kích cạnh âm) Tìm phương trình cho Z
Trang 12c) Vẽ mạch
Hình E.2.14 2.18 Tương tự 2.17 nhưng X1 X2 = 0 làm cho giá trị ra Z ở giá trị 1 X’1 = 1 làm cho giá trị ra Z ở trị 0, ngược lại Z = 1
a) Vẽ giản đồ trạng thái
b) Tìm phương trình trạng thái kế (dùng D flipflop kích cạnh dương) Tìm phương trình của Z c) Vẽ mạch
2.19 Thiết kế 1 SM đồng bộ kiểu Mealy với 1 ngõ vào X và 2 ngõ ra Z1 và Z2 Khi X = 1 ở nhịp clock kế thì máy thay đổi từ trạng thái SA sang trạng thái SB và Z1 Z2 = 01 Máy vẫn ở trạng thái
SB khi X =1 và cho Z1 Z2 = 10, Khi X=0, máy trở về trạng thái SA với Z1 Z2 =00 và Z1 Z2 giữ là
00 nếu như máy vẫn ở SA
a) Vẽ lưu đồ ASM
b) Vẽ giản đồ trạng thái
c) Sử dụng a) hoặc b) để có được các phương trình trạng thái kế hoặc phương trình ngõ ra với D flipflop kích cạnh dương
d) Tối thiểu hóa các phương trình và vẽ mạch
2.20 Từ các hình E.2.20 a) đến c) , hãy tìm các phương trình trạng thái kế và phương trình ngõ ra Hãy tìm các phương trình trạng thái kế (không tối thiểu hóa)
