Chương 4: Hệ tổ hợp pps

Tìm biểu thức rút gọn của từng ngõ ra phụ thuộc vào các biến ngõ vào 5.. Bộ cộng/trừ nhị phân  Kết hợp phép cộng và trừ trên cùng một bộ cộng nhị phân... Hệ Chuyển Mã Code Conversion 

 Bộ Dồn Kênh (Multiplexer - MUX)

 Bộ Phân Kênh (DEMUX)

 Bộ So Sánh Độ Lớn (Comparator)

Chương 4: Hệ tổ hợp

 Mạch tổ hợp (Combinational Circuit) và Mạch tuần tự

(Sequential Circuit)

Sơ đồ khối mạch tổ hợp

Mạch 2 mức

 Các cổng có tính chất bù (NAND, NOR)thường nhanh hơn và

dễ xây dựng hơn các cổng không đảo (AND, OR)

Mạch 2 mức NOR-NOR

 Bất kỳ hàm Logic nào cũng có thể mô tả chỉ dùng cổng NOR

Ví dụ: f(A,B,C,D)=(A+B)(B+D)(A+D)(C+D)(B+C)(A+C)

Cổng XOR và cổng tương đương

X Y

Y X XY

Y

XOR

ABC C

B A f

BC A

C B A

XNOR = XOR ?

 Đôi khi giúp tối thiểu hóa hàm logic

– VD: Z=AC+AD+AE+BC+BD+BE+CD

Các bước thiết kế mạch tổ hợp

1 Xác định bài toán để đi đến kết luận

có những đầu nhập, xuất nào

2 Lập bảng chân trị xác định mối quan

hệ giữa nhập và xuất

3 Dựa vào bảng chân trị, xác định hàm

cho từng ngõ ra

4 Tìm biểu thức rút gọn của từng ngõ ra

phụ thuộc vào các biến ngõ vào

5 Vẽ sơ đồ mạch theo các hàm đã đơn

giản

Prose

Logic Expression

Minimized Logic Expression

Software/

Hardware System

Synthesis

Implementation

S A

Bộ cộng n bit

IC cộng nhị phân 4 bit 74LS283

Vcc B2 A2 S2

S3

9 C4

15 14 13 16

10

S1 B1 A1 S0 A0 5

B0 6

C0 GND

2 3 4 1

7 8

Bộ trừ (tt)

 Bộ trừ toàn phần (F.S): phép trừ số học 3 bit x - y - z (z biểu

diễn cho bit mượn từ ví trị có trọng số nhỏ hơn gởi tới)

D = z⊕ (x⊕ y)

Bộ cộng/trừ nhị phân

 Kết hợp phép cộng và trừ trên cùng một bộ cộng nhị phân

 Sử dụng thêm 1 biến điều khiển T:

T = 0 thực hiện phép cộng, T= 1 thực hiện phép trừ Ta thấy

phép cộng và phép trừ khác nhau ở ngõ vào y i và C 0

Bộ cộng/trừ nhị phân 3 bit

0 0 0 0

1 1 0 1

1 0 0 0 1 1 1 1

Hệ Chuyển Mã (Code Conversion)

 Hệ chuyển mã là hệ tổ hợp có nhiệm vụ là cho 2 hệ thống

tương thích với nhau, mặc dù mỗi hệ thống dùng mã nhị phân khác nhau

 Hệ chuyển mã có ngõ vào cung cấp các tổ hợp mã nhị phân A

và các ngõ ra tạo ra các tổ hợp mã nhị phân B Như vậy, ngõ vào và ngõ ra phải có số lượng từ mã bằng nhau

 Vd: Thiết kế hệ chuyển mã từ mã BCD (A,B,C,D) thành mã BCD quá

3(W,X,Y,Z)

Bộ Giải Mã (tt)

 Bộ giải mã ngõ ra tích cực cao: Y i = m i (i = 0, 1, , 2 n-1 )

Bộ Giải Mã (tt)

 Bộ giải mã ngõ ra tích cực thấp: Yi = Mi

1

Bộ Giải Mã (tt)

 Bộ giải mã có ngõ vào cho phép

Trong trường hợp cần mạch giải mã với kích cỡ lớn ta có thể ghép 2 hay nhiều mạch nhỏ hơn lại để được mạch cần thiết

Ký hiệu Decoder 24

Mở rộng mạch giải mã

IC giải mã

 IC 74LS139: là vi mạch có 2 bộ giải mã 2 sang 4 ngõ ra tích

cực thấp

Sử dụng bộ giải mã thực hiện hàm Boole

 Ngõ ra của bộ giải mã là minterm (ngõ ra tích cực cao) hoặc maxterm (ngõ ra tích cực thấp) của n biến ngõ vào Do đó, ta

có thể sử dụng bộ giải mã thực hiện trực tiếp hàm Boole có dạng chính tắc

Bộ Mã Hóa (ENCODER)

 Encoder là hệ chuyển mã thực hiện hoạt động ngược lại với decoder Nghĩa là encoder có m ngõ vào theo mã nhị phân 1 trong m và n ngõ ra theo mã nhị phân thuần túy (với m ≤ 2n)

 Với ngõ vào thứ i được tích cực thì ngõ ra chính là tổ hợp giá trị nhị phân i tương ứng

Bộ Mã Hóa (tt)

 Vd: Encoder 4 sang 2

Bộ mã hóa có ưu tiên (Priority Encoder)

 Bộ mã hóa có ưu tiên là mạch mã hóa sao cho nếu có nhiều hơn 1 ngõ vào cùng tích cực thì ngõ ra sẽ là giá trị nhị phân của ngõ vào có ưu tiên cao nhất.

 Thứ tự ưu tiên I3 > I2 > I1 > I0.

 Ngõ ra V có chức năng chỉ thị: V = 1 nếu có ít nhất 1 ngõ vào tích cực; ngược lại V = 0 nếu không có ngõ vào nào tích cực.

IC mã hóa ưu tiên 8 → 3 (74LS148)

- Thứ tự ưu tiên: I7 > I6 > I5 > I4 > I3 > I2 > I1 > I0.

- EI (Enable Input): ngõ vào cho phép, tích cực thấp

- EO (Enable Output): ngõ ra tích cực thấp Ngõ ra này chỉ tích cực khi ngõ vào EI tích cực nhưng không có ngõ vào Ii nào tích cực Thường được nối vào EI của 1 Encoder 74148 khác

có ưu tiên thấp hơn.

Bộ Dồn Kênh (Multiplexer - MUX)

 MUX 2n →1 là hệ tổ hợp có

nhiều ngõ vào nhưng chỉ có

1 ngõ ra Ngõ vào gồm 2

nhóm: m ngõ vào dữ liệu

(data input) và n ngõ vào

lựa chọn (select input) Với

Thiết kế bộ MUX 4 → 1

Thiết kế bộ MUX 4 → 1(tt)

IC dồn kênh

 74LS153: gồm 2 bộ MUX 4 →1

Sử dụng bộ MUX thực hiện hàm Boole

 Để đồng nhất (1) và (2) ta có:

- Đưa các biến x, y, z vào ngõ vào lựa chọn C, B, A (đúng theo trọng số)

- Cho các ngõ vào D0 = D1 = D4 = D7 = 1 và D2 = D3 = D5 = D6 = 0

Sử dụng bộ MUX thực hiện hàm Boole (tt)

Bộ Phân Kênh (DEMUX)

 Bộ DEMUX có chức năng thực hiện hoạt động ngược lại với bộ MUX

của tổ hợp nhị phân các ngõ vào lựa chọn, ngõ vào dữ liệu sẽ được chọn

đưa đến ngõ ra thứ i.

 Thiết kế bộ DEMUX 1 → 4:

Bộ So Sánh Độ Lớn (Comparator)

 Bộ so sánh là hệ tổ hợp có

nhiệm vụ so sánh 2 số A và B

(mỗi số n bit) Mạch có 3 ngõ ra

(A>B), (A=B) và (A<B) chỉ thị

cho độ tương đối của chúng

Bộ so

Sánh độ

lớn