Báo cáo thí nghiệm môn thí nghiệm kỹ thuật số

Lab 1: Các công logic và IC chức năng cơ bản > Sinh viên tiến hành vẽ sơ đồ nguyên lý của mạch cần thiết kế toàn NAND... Yêu cầu: Sinh viên thực hiện khảo sát hoạt động của hàm được cho

Trang 1

DAI HOC QUOC GIA THÀNH PHÓ HỎ CHÍ MINH

TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA ĐIỆN-ĐIỆN TỬ

Nhóm thực hiện: Nhóm 8

Trang 2

«32 Lab 1: Các công logic và IC chức năng cơ bản

LAB 1: CÁC CÔNG LOGIC VÀ

IC CHỨC NĂNG CƠ BẢN THÍ NGHIỆM 1

Mục tiêu: Nắm được cách khảo sát hàm boolean sử dụng các công logic

Yêu câu: Sinh viên thực hiện khảo sát hoạt động của hàm ƒ(+, y,Z) = x.y + yZ và điền các

kết quả khảo sát vào Bảng 1.1 theo hướng dẫn ở mục Kiểm tra

X|Y|Z“Z Test | Ïnand

Bảng L1 Kêt quả khảo sát hoạt động của hàm booleqn Kiểm tra:

> Sinh viên tién hành thay các giá trị Của x, y, z vào hàm f(x, y,z) = X.y + ¥ z đã cho,

điền kết quả vào cột f cha Bang 1.1

> Sinh viên tiến hành vẽ sơ đồ nguyên lý của mạch cần thiết kế Ghi rõ chân của IC

Trang 3

<3 Lab 1: Cae cong logic va IC chitc nding co ban

> Thực hiện hàm boolean trên chỉ sử dụng công NAND 2 ngõ vào, cần sử dụng bao nhiêu

công NAND? Tai sao?

Taco: X%y + Jz =Xy + yz =Xy.yz

Vậy đề thực hiện hàm trên ta cần 3 công NAND 2 ngõ vào

Trang 4

Lab 1: Các công logic và IC chức năng cơ bản

> Sinh viên tiến hành vẽ sơ đồ nguyên lý của mạch cần thiết kế (toàn NAND)

Trang 5

«32 Lab 1: Các công logic và IC chức năng cơ bản

THÍ NGHIỆM 2

Yêu cầu: Sinh viên thực hiện khảo sát hoạt động của hàm được cho bởi Bảng 1.2 và điền các

ket qua khao sát vào Bảng 1.2 theo hướng dân ở mục Kiêm tra

XỊY |Z Í |Íres | Ínor

0/0|0L0109)10

0|0|111 11 |1

> Viết biểu thức ngõ f theo các ngõ vao x, y, z:

Ta Co: f(x, y,z) = ¥z+ xyZ

> Sinh viên tiền hành vẽ sơ đồ nguyên lý của mạch cần thiết kế Ghi rõ chân của IC

Trang 6

> Thực hiện hàm boolean trên chỉ sử dụng công NOR 2 ngõ vào, cần sử dụng bao nhiêu

công NOR? Tại sao?

Ta có:

ƒ =(x+z)(#+y)(Z+z) =(x+z)+(X+y)+(X+Z)

Vậy để thực hiện hàm boolean trên ta cần sử dụng 6 công NOR 2 ngõ vảo

Trang 7

> Sinh viên tién hành vẽ sơ đồ nguyên lý của mạch cần thiết kế (toàn NOR)

Yêu câu: Sinh viên thực hiện khảo sát hoạt động của hàm được cho bởi Hình 3 và điền các

ket qua khao sát vào Bảng 3 theo hướng dân ở mục Kiêm tra

Trang 8

Kiém tra:

> Sinh viên tiên hành lắp mạch và khảo sát hoạt động của hàm, ghi kết quả vào cột F1 cua Bang 1.3

ƒŒ,y,z) = (š + y)Z.y# + (š + y)Z vẽ

> Sinh viên tiền hành vẽ sơ đồ nguyên lý của mạch cần thiết kế Ghi rõ chân của IC

Trang 9

e v3? Lab 1: Các công logic và IC chức năng cơ bản

Sinh viên tiễn hành rút gọn hàm đã cho ở Hình 1.14 và vẽ lại mạch logic mô tả hàm boolean đã cho Sinh viên tiễn hành lắp mạch và khảo sát hoạt động của hàm, ghi kết qua vao cot F2 6 Bang 1.3

Rut gon ham:

Trang 10

> Tirkét quá thí nghiệm, sinh viên rút ra nhận xét

Trong thiết kế mạch ta nên rút gọn hàm về đơn giản, điều đó giúp cho ta tiết kiệm

được các linh kiện và khiến cho mạch của chúng ta trở nên dễ đàng hơn

10

Trang 11

THÍ NGHIỆM 4

Muc tiéu: Nam được cách thức sử dụng các IC chức năng dé

Yêu câu: Sinh viên thực hiện thiết kê ham boolean f (x, y, Zz) =

Bang 1.4: Két qua khảo sát hoạt động của ham boolean

Sơ đồ kết nỗi và bảng hoạt động của 74LS151-

Connection Diagram Function Table

Dual-In-Line Package Inputs Outputs

Trang 12

> Lap mach thy tế và khảo sát mạch, điền kết quả vào cột Ểrest ở bảng 1.4

> Chèn hình chụp minh chứng sinh viên đã lắp xong mạch hoặc xác nhận của GVHD:

12

Trang 13

THÍ NGHIỆM 5

Muc tiéu: Nam được cách thức sử dụng các IC chức năng đề thực hiện hàm boolean

Yéu cau: Sinh viên thực hiện thiét ké ham boolean f(x, y,z) = ¥(2,3,5,7) str dung IC chitc nang 74LS 138 va cac công logic cần thiết Kết quả khảo sát điền vào bảng 1.5 theo hướng dẫn

ở mục Kiêm tra

Trang 14

> Lap mạch thực tế và khảo sát mạch, điền kết quả vào cột frest ở bảng I.5

Chèn hình chụp minh chứng sinh viên đã lắp xong mạch hoặc xác nhận của GVHD:

Trang 15

«32 Lab 2: Thực hiện các ÌC' chức năng cơ bản trên FPŒA

LAB 2: THUC HIỆN CÁC IC CHỨC

NANG CO BAN TREN FPGA

THI NGHIEM 1

Muc tiéu: Thực hiện khảo sát hoạt động của ham Boolean trén Kit DE 2

Yêu câu: Sinh viên thực hiện khảo sát hoạt động của hàm f(x, y,z) =xyz + xyz + xy va

điển các kêt quả khảo sát vào Bảng 2,1 theo hướng dẫn ở mục Kiêm tra

> Sinh viên tiến hành thay các giá trị Của x, y, z vào hàm ƒ(x,y,Z) = # yZ +XÿZ + xy

đã cho, điền kết quả vào cột f của Bảng 2.1

> Sinh viên tiến hành vẽ sơ đồ công logic của mạch cần thiết kế

15

Trang 16

<3 Lab 2: Thực hién cdc IC chic nding co ban trén FPGA

> Sinh vién viét doan ma SystemVerilog thuc hiện hoạt động của hàm f (x, y,z) =

# yz + XyZz + xy như hướng dẫn từ Prelab với sơ đồ gán chân như sau:

o Chan x, y,z gan toi SW2, SWI, SWO va LEDR2, LEDR1, LEDRO tuong tng

o Chan fgán tới LEDG0

Trang 17

tai hoang@Tuan-Tai: ~/lab2/q X +

ex01_wrapper(

[2:0] Sw, LEDR[@]

)¡

ex01 dut(

CSW[2]), CSW[1]), CSW[91), (LEDR[9])

Trang 18

đc» Lab 2: Thực hiện các IC' chức năng cơ bản trên FPGA

> Sinh viên xem kết quả Netlist > RTL Viewer của mạch Kết quả này có giống với sơ

đồ công logic sinh viên đã vẽ không, tại sao?

(Chèn hình chụp Netlist > RTL Viewer)

Trang 19

THÍ NGHIỆM 2

Muc tiéu: Nam được cách khao sat ham boolean sử dụng kit DE2

Yêu cầu: Sinh viên thực hiện khảo sát hoạt động của hàm được cho bởi Bảng 2.2 và điền các

ket qua khao sát vào Bảng 2.2 theo hướng dân ở mục Kiêm tra

x |y z |f fsim | fkit

Trang 20

> Sinh viên tiến hành vẽ sơ đồ cổng logic của mạch cần thiết kế

tai hoang@Tuan-Tai: ~/lab2/( X + -v

Ff = (Cex) &(~y)) | Cry) &(~z)) | Cy&z);

20

Trang 21

J tai hoang@Tuan-Tai: ~/lab2/q X + v

ex02_wrapper(

[2:0] SW, LEDG[9]

);

ex01 dut(

Csw[2]), CSW[1]),

leis GTKWave - wave.tst =

| Mottin: eet ps, || Cursor 0 sec ea iit se

23686 a!

4 ¥ 3

Signals SPL GS D Eem: ose Te: 200 ps waves

Time thas f=

x20

đồ công logic sinh viên đã vẽ không, tại sao?

21

Trang 22

Lab 2: Thực hiện các ÌC' chức năng cơ bản trên FPŒA

¢

Trang 23

THI NGHIEM 3

Muc tiéu: Nam duoc cach khao sat ham boolean sử dụng kit DE2

Yêu cầu: Sinh viên xem mạch được cho bởi Hình 2.4 và điền các kết quả khảo sát vào Bảng

2.3 theo hướng dân ở mục Kiêm tra

Trang 24

> Sinh vién viét doan mã System Verilog thực hiện hoạt động của hàm Ƒ trên Hình 2.4 như hướng dẫn từ Prelab với sơ đồ gán chân như sau:

o Chan f gan toi LEDGO

9

đồ công logic trên Hình 2.4 không, tại sao?

Trang 25

Trang 26

THÍ NGHIỆM 4

Mục tiêu: Năm được cách thức thiết kế các IC chức năng bằng ngôn ngữ SystemVerilog và ung dung trén kit DE2

Yéu cau: Sinh viên thực hiện thiét ké ham boolean f(x, y,z) = ¥(1,2,4,7) str dung IC chức

năng 74LS 15I và các công logic cân thiệt trên ngôn ngữ SystemVerilog Kêt quả khảo sát điện vào Bảng 2.4 theo hướng dẫn ở mục Kiểm tra

©_ Trong đó, gọi [C 74LS 15I như một module con

26

Trang 27

đc» Lab 2: Thực hiện các ÌC' chức năng cơ bản trên FPŒA

Hmodule LS151(

input logic G,S2,S1,S0, input logic DO,D1,D2,D3,D4,D5,D6,D7, output Y);

đồ đã thiết kế hay không, tại sao?

(Chèn hinh chup Netlist > RTL Viewer)

27

Trang 28

Trang 29

> Sinh viên thực hiện nạp đoạn mã lên Kit DE2, thiết kế có thực hiện chính xác như yêu cầu hay không? Ghi kết quả vào cột Íki của Bảng 2.4

(Chèn hình chụp minh chứng sinh viên đã nạp lên Kit hoạt động)

a slalaiaigiaisizials|a\ ial alalalalalalel:

Trang 30

THÍ NGHIỆM 5

Mục tiêu: Năm được cách thức thiết kế các IC chức năng bằng ngôn ngữ SystemVerilog va ung dung trén kit DE2

Yêu câu: Sinh viên thực hiện thiết kế hàm boolean f (x, y,Z,w) = ¥(2,5,7,9,12 ,13) sử dụng

IC chức năng 74LS 151 và các công logic cần thiết trên ngôn ngữ System Verilog Kết quả khảo sát điền vào bảng 2.5 theo hướng dẫn ở mục Kiểm tra

Trang 31

> Sinh vién viét doan m4 SystemVerilog thyc hién hoat déng cua ham f (x, y,z,w) nhw

hướng dẫn từ Prelab với sơ đồ gán chân như sau:

Bmodule LS151(

input logic G,S2,S1,S0, input logic DO,D1,D2,D3,D4,D5,D6,D7, output Y);

logic[3:0] temp;

assign temp={G,S2,S1,S0};

Galways@ (temp) begin

Hicase (temp) 4'b0000:Y=D0;

Trang 32

Sinh viên xem kết quả Netlist > RTL Viewer của mạch Kết quả này có giống với sơ

Trang 33

> Sinh viên tiễn hành tông hợp thiết ké System Verilog va khao sát hoạt động của hàm trên mô phỏng, ghi kết quá vào cột Ísim của Bảng 2.5

(Chèn hình chụp minh chứng sinh viên đã mô phỏng mạch)

> Sinh viên thực hiện nạp đoạn mã lên Kit DE2, thiết kế có thực hiện chính xác như yêu cầu hay không? Ghi kết quả vào cột Íi của Bảng 2.5

33

Trang 34

THÍ NGHIỆM 6

Mục tiêu: Năm được cách thức thiết kế các IC chức năng bằng ngôn ngữ SystemVerilog và ung dung trén kit DE2

Yêu câu: Sinh viên thực hiện thiết kế ham boolean f(x,y,z) = Y — (0,2,5,7) sur dung IC

chức năng 74LS 138 và các công logic cân thiết trên ngôn ngữ Šystem Verilog Kêt quả khảo Sát điền vào Bảng 2.6 theo hướng dẫn ở mục Kiểm tra

o Chan f gan toi LEDGO

34

Trang 35

| input logic G2A,G2B,61,A,B,C,

output logic[7:0] Y);

module LAB2 TN6(res,x,y,z,a_show, b show, c show,final res);

input x,y,Z;

output a show, b show, c_show, final res;

output logic[7:0] res;

assign a_show = x;

assign b_show = y;

1LS138 icLS138 (.G2A(1'b0)„.G2B(1'b0),.G1(1'bi),.A(x),.B(y),.C(Z),.Y(res)); assign final res = ((~res[0]) | (~xres[2]) | (~+res[5]) | (~+res[7]))z

endmodule

35

Trang 36

¢ Lab 2: Thực hién cdc IC chic nding co ban trén FPGA

` Show _ show

> Sinh viên thực hiện nạp đoạn mã lên Kit DE2, thiết kế có thực hiện chính xác như yêu cầu hay không? Ghi kết quả vào cột Íki của Bảng 2.6

[

Trang 37

Trang 38

1 module LS138(

2 put logic G2A,G2B,G1,A,B,C,

3 output logic[7:0] Y);

Trang 39

> Sinh viên tiễn hành tông hợp thiết ké System Verilog va khao sát hoạt động của hàm trên mô phỏng, ghi kết quá vào cột Ísim của Đảng 2.7

> Sinh viên thực hiện nạp đoạn mã lên Kit DE2, thiết kế có thực hiện chính xác như yêu cầu hay không? Ghi kết quả vào cột Íi của Bảng 2.7

Trang 40

«3 Lab 3: Thiết kế hệ tô hợp — Thiết kế hệ tuân tự

LAB 3:THIET KE HE TO HOP THIET KE HE TUAN TU THI NGHIEM 1

Mục tiêu: Sử dụng công logic đề thiết kế mạch tô hợp

Yêu cầu: Thiết kế mạch cộng toàn phần Full Adder

Định dạng
Số trang	71
Dung lượng	22,11 MB