Thực tập Điện tử tương tự và số bài báo cáo thực hành Điện tử số

Vai tro cia diode trong mach noi song song với R› hình khi yêu cầu đầu ra của chu kỳ làm việc nhỏ hơn hoặc bằng 50%, - Nguyên lý hoạt động với mạch định thời không trạng thái bền dùng i

DAI HOC QUOC GIA TP.HCM

Câu 1: (2.0 điểm) Đánh giá vai trò của Diod trong mạch hình 7/Irang 7 TT Mạch số & Tương

tự Šo sánh vai trò của linh kiện trong cách mắc mạch định thời dung IC 555 dé tao nén mach

không trạng thái bền và mạch một trạng thái bền Khuyến nghị dùng tool mô phỏng đề phân tích

& giải thích

1 Vai tro cia diode trong mach (noi song song với R›) hình khi yêu cầu đầu ra của

chu kỳ làm việc nhỏ hơn hoặc bằng 50%,

- Nguyên lý hoạt động với mạch định thời không trạng thái bền dùng ie555 cơ bản chưa có diode:

+ Tụ điện C1 được tích điện (nạp) thông qua 2 điện trở định thời là R1 và R2, do đầu

kia của R2 được nói với chan sé 7 (discharge) nén tụ C1 chỉ phóng điện qua điện trở R2 mà không qua R1 vì chân số 7 (discharge) như khóa điện tử và chịu tác động của tầng logic của chân 3, khi đầu ra output là mức 0 thì khóa này sẽ đóng và ngược lại

nó sẽ mở

+ Khi tụ nạp lên đến 2/3Vcc (giới hạn so sánh trên) thì tụ sẽ tự phóng điện xuống

mức 1/3 Vcc (giới hạn só sánh đưới) Điều này dẫn đến đạng sóng đầu ra có mức điện

ap Vcc xap xi bang 1.5V và khoáng thời gian đâu ra đầu ra tích cực ở mức cao và

thấp được xác định bởi sự kết hợp của tụ điện và điện trở

+ Điện áp trên tụ bất cứ lúc nào trong thời gian sạc: Vẹ = Vec.(1— e!®&€D)

+ Thời gian mà tụ C nap điện 1a 1/3 Vcc dén 2/3 Vee:

+ Thoi gian nap: T: = Tuc = 0,693(Ri + Ra).C1

+ Thời gian xả: To = TLow = 0,693.Ro Cy

+ Téng chu ky giao déng: T = Tuicn + Trow = Ti + T2= 0,693(Ri + 2R2) Ci

Vay khi mac diode song song voi R2 -> bỏ qua tín hiệu điện trở R› Khi đó tụ C¡ sẽ nạp trực tiếp thông qua R; nhưng vẫn phóng điện qua R›

+ Thoi gian nap: T: = Tuc = 0,693R1.C1

+ Thời gian xả: T› = TLow = 0,693.Ro Ci

+ Tổng chu kỳ giao động: T = Tién + Trow = T¡ + Tạ= 0,693(R¡ + Rạ), C¡

>> Rút ngắn được thời gian nạp rút ngắn đi rất nhiều ( Vì bỏ qua R¿ = 10 R¡ ) làm cho

hiệu suất hoạt động của mạch được nâng cao

(**) Truong hop Ri = Ro: diode co tác đụng làm cho đạng sóng ra đối xứng

2 So sảnh vai trò của các linh kiện trong 2 cách mắc của IC 555:

- Mach khong trang thai bén:

+ Cau tao IC: Gém 2 op-amp, 1 flip-flop RS, hai transistor, mang dién tro (g6m 3

điện trở), các tụ điện Đặc biệt: mạng điện trở sé bao gồm 3 điện trở có giá trị bằng nhau, hoạt động như một bộ chia điện áp và được thiết kế sao cho:

điện áp ở chân 6 (Threshold — điện áp ngưỡng) = (2/3) Vec (dién áp nguồn)

điện áp ở chân 2 (Irigger — điện áp kích hoạt) = (1/3) VCC

+ Cấu tạo bộ tạo dao động xung: gồm 2 dién tro (Ri va R2), 2 tu (Ci va C2), 1 diode

Tu C:(néi với chân số 5 — cực điện áp điều khiến): chống nhiễu

Tụ C¡ : điều khiển chân số 7 — cực xá với hai trạng thái nạp và xả điện

Điện trở Rị và Rạ: kết nối tụ C¡ với Vec

Thời gian nạp (không diode): T¡ = 0.693.(R¡ + R;).C¡ = 007623

Thời gian xả (không điode): T; = 0.693.R¿ C¡ = 0,0693

Chu kì (không diode): T = 0,14553s

> Thời gian nạp luôn lớn hơn thời gian xá do có sự phân áp giữa R1 và R2 đến tụ C1

Thời gian nạp (có điode): Tì = 0.693.R¡.C¡= 0,693

Thời gian xả (có diode): T› = 0.693.R¿ C¡= 0,0693

Chu kì (có diode): T = 0,07623s

= Diode: mac song song R2 lam ty C, chi sạc trực tiếp thông qua R¡ nhưng vẫn phóng điện qua R› nên thời gian nạp luôn ngắn hơn thời gian xả do lúc này điện áp đã được nói tắt thông qua diode mắc song song với R2

=> Mạch tự hoạt động tạo xung clock theo các linh kiện có giá trị không đối > Không có sự can thiệp từ bên ngoài khi tạo dao động

- Mach trang thai bén:

+ Các linh kiện:

* Cau tao IC: tương tự như mạch không trạng thái bền

© - Cấu tạo bộ tạo dao động đơn: gồm 2 điện trở R¡ và Rạ, 2 tụ (C¡ và C;), khóa K

° - Điện trở Ri: nói tụ với Vec, nối chân số 6 với chân số 8

o_ Đảm báo Threshold - điện áp ngưỡng luôn có nguồn cấp vào

"Thời gian xung ngõ ra ở mức cao: tp = 1.0986R1.C

"_ Độ rộng xung ngõ ra: ty = R.C.In3

o TụCa (nối với chân số 5 — cực điện áp điều khiến): chống ồn

o_ TụC;: kết nối chân số 7 và 8 đám báo nguồn cấp và quá trình nap xa o_ Khóa K: kết nối với chân số 2 - trigger va Vcc thy hiện chức năng đóng ngắt để tạo xung cạnh xuống

¢ _ Thời gian xung ngõ ra mức cao: Tp= I,0986RaC = 5493s

+ Nguyên lý hoạt động:

Giả sử lúc đầu khi ngõ ra chân 3 ở mức thấp, mạch đang trong trạng thái ôn định, khi

1 xung cạnh xuống được đưa vào chân 2 thì ngõ vào trigger input nhận một mức điện

áp nhỏ hơn Vee/3, ngõ ra bộ so sánh suất ra mức điện áp cao reset ngõ ra Q' con flip flop RS về 0, thế nên transistor sẽ ngắt và đồng thời ngõ ra tại chân 3 ở mức cao Quá trình này chuyển mạch về trạng thái bất ôn (vì có sự thay đổi dạng sóng) Vi transistor

đã được ngắt nên tụ bat đầu nạp (nhìn sơ đỏ) trong một quãng thời hằng đúng bằng

Ra€ Khi áp của tụ vượt ngưỡng 2Vec/3, ngõ ra bộ so sánh suất ra mức điện ap cao

set ngd ra Q’ con flip flop RS lên 1, thé nén transistor sẽ dẫn và đồng thời ngõ ra tại chân 3 ở mức thấp, tụ ngưng nạp và bắt đầu xá, ngõ ra lại chuyên về trạng thái ốn định Toàn bộ quá trình này lặp lại khi ta tiếp tục đưa 1 xung cạnh xuống vào chân 2

=> Dựa vào trạng thái của khóa K để quyết định sự nạp xả của tụ C¡ có sự can thiệp từ bên ngoài để tạo xung

Câu 2: (2.0 điểm) Đánh giá ưu điểm và hạn chế của các mạch đếm dùng IC 7476, 7474, 7490 và

74193 Gợi ý: đánh giá dựa trên nguyên lý hoạt động dùng Flip Flop JK, D hay T cùng với việc dùng tool mô phỏng

© - Sử dụng làm thanh ghi, thiết bị latch, mạch EPROM

® - đầu ra của nó ôn định cho tất cá các loại đầu vào

Sử dụng ít fñipflop nên sẽ bất tiện khi gặp những nhiệm vụ yêu câu số lượng flipflop cao hơn (cần bộ nhớ có đung lượng nhiều hơn)

Cần nguồn hoạt động khá cao

Sử dụng mạch TL - công nghệ cũ

Thay đổi trạng thái theo xung cloek (đầu ra nhận giá trị 0)

Thay đổi trạng thái theo xung cloek (đầu ra nhận gia tri 1)

- IC 7474:

+ Ưu điểm:

s - Tích hợp 2 mạch trigger D hoạt động độc lập có đầu ra đáo

®© Có các chức năng cần thiết như: cloek pulse(tích cực cao và thấp), set ( tích cực cao và thấp) và clear

® Điều khiển bằng xung clock tránh được hiện tượng khi nhập dữ liệu thì dữ

liệu đầu ra bị thay đổi

© - Sử dụng để làm thanh ghi, mạch đệm, mạch chốt, Mạch lấy mẫu

+ Nhược điểm:

* Cần nguồn hoạt động cao

s Thời gian truyền tín hiệu dài (độ trễ cao)

Đầu ra Q thay đổi dựa vào đầu vào D (D=Q=, S=R=1)

- IC 7490:

+ Ưu điểm:

thành một bộ đếm MOD 2, còn 2 flip flop còn lại được điều khiển bởi chân

CLKEB tạo thành bộ đếm MOD 5

Bộ đếm thập phan tr 0 > 9, đếm linh hoạt có thể chia tần số cho các số nguyên

Có chức năng cần thiết như: elock pulse, reset và clear

Sử dụng trong các thiết bị màn hình số có màn hình led 7 đoạn

Sử dụng trong các server, hệ thống điều khiển số

IC có nhiều dạng package PDSO, PDIP và GDIP

IC có bảo vệ bên trong khỏi điện áp kẹp

+ Nhược điểm:

Có cấu tạo phức tạp, cần có kiến thức và tính toán để tận dụng được hết khả

năng của mạch

Đếm từ 0 >9

Dém tir 0 > 4

IC 74193:

+ Ưu điểm:

Bao gồm 4 flipflop T xếp theo tang

Đềm lên và đếm xuống riêng biệt được sử dụng và ở cả hai chế độ đếm, các mạch hoạt động đồng bộ

Các đầu ra thay đổi trạng thái đồng bộ với các chuyến đổi thấp đến cao trên các đầu vào đồng hồ Các đầu ra đếm lên và đếm xuống riêng biệt được cung cấp, được sử dụng làm đồng hồ cho các giai đoạn tiếp theo mà không cần thém logic, do đó đơn giản hóa thiết kế bộ đếm nhiều tầng

Các đầu vào preset riêng lé cho phép các mạch được sử dụng làm bộ đếm có

thể lập trình được

+ Nhược điểm:

Khó để làm quen vì các chế độ của mạch khá phức tạp

Mạch đếm lên (từ 0 15)

+ Cấu hình chan IC 74164:

A, B: Các chân này dùng đề đưa dữ liệu nổi tiếp vào IC cần chuyên ra đầu ra đữ liệu song song Nói cách khác, đây là các chân đầu vào đữ liệu nói tiếp

CP: Chân đầu vào này dành cho tín hiệu xung clock No là chân cạnh tích cực mức cao

~ MR: Chân này đùng đề thực hiện chức năng của Master Reset Đây là một chân đầu

vào tích cực mức thấp Tín hiệu tại chân này độc lập với xung cloek, đặt tat cá các đầu ra

ở mức logic thấp và xóa thanh ghi

Q0 — Q7: Là các chân đầu ra và được sử đụng đề cấp đầu ra dữ liệu song song 8 bit VCC = Chân cấp nguồn

GND = Chân nói dat

+ Nguyên lý hoạt động: cho phép dữ liệu vào bằng cách kích hoạt chân MR ( master reset )

bằng cách đưa tín hiệu cao vào, sau đó từ 2 ngõ vào A và B ( được nối với nhau thong qua 1

công AND ) sé cho tin hiệu đi vào và đầu ra cuối cùng sẽ được quyết định thông qua bảng sự thật của công AND Tiếp theo dựa vào xung cloek đữ liệu sẽ quyết định thời điểm bắt đầu

dịch chuyến

+ Bảng sự thật:

+ Chuyên đổi dữ liệu từ chân đầu vào đến chân đầu ra trong các trường hợp:

¢ Khi A =B = logic cao QO sé & mite logic cao va dé liệu sẽ được dịch chuyển sang

Q6 Q7 = ab CDEFG H Thì sau khi chuyên đối xung nhịp đầu ra sẽ là Q0 Q1 Q2 Q3

Q4 Q5 Q6 Q7 = 1 ab CDEF G Ở đây a và b có thê ở trạng thái 1 hoặc 0 bat kỳ

Khi A = logic = cao va B = logic thấp Q0 sẽ ở mức logic thấp và đữ liệu sẽ được dịch chuyên sang phải Ví dụ, nếu trước khi chuyên đổi xung nhịp, dữ liệu là Q0 QI

Q2 Q3 Q4 Q5 Q6 Q7 = ab CDEFG H Thì sau khi chuyển đổi xung nhịp đầu ra sẽ là Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 =0 ab CDEF G Ở đây a và b có thé ở trạng thái 1 hoặc

0 bat ky

Khi A = logie thấp và B = logic Cao Q0 sẽ ở mức logic thấp và đữ liệu sẽ được dịch

chuyến sang phải Ví dụ, nếu trước khi chuyên đổi xung nhịp, đữ liệu là Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 = ab CDEFG H Thì sau khi chuyên đổi xung nhịp đầu ra sẽ là Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 =0 ab CDEF G Ở đây a và b có thể ở trạng thái 1 hoặc 0 bắt kỳ

Khi A = logic thấp và B = logic thấp Q0 sẽ ở mức logic thấp và dữ liệu sẽ được dịch

chuyến sang phải Ví dụ, nếu trước khi chuyên đổi xung nhịp, đữ liệu là Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 = ab CDEFG H Thì sau khi chuyên đổi xung nhịp đầu ra sẽ là Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 =0 ab CDEF G Ở đây a và b có thể ở trạng thái 1 hoặc 0 bắt kỳ

+ Cấu tạo: Gồm 4 flip-flop SR, 4 cum cổng AND ( 1 cum gém 4 công ) © 4 flipflop D, 4

céng NOR, 6 céng NOT

+ Sơ đồ logic:

+ Sơ đỗ chân:

+ Cầu hình chân:

® - S0,S1: đầu vào điều khiển chế độ hoạt động của IC

© P0 > P3: Đầu vào dữ liệu song song

¢ Der: Dau vao ghi dich phái

¢ Ds.: Dau vao ghi dịch phải

¢ CP: đầu vào xung clock ( tích cực mức cao)

¢ MR: chan resct (tích cực mức thấp)

¢ Q0 > Q3: dau ra song song

¢ VCC : chan cép nguén

¢ GND: chan néi dat

+ Nguyên lý hoạt động: là thanh ghi địch chuyên đa năng, có 4 đầu vào đữ liệu song song là

PI, P2, P3, P4 là 4 flipfHop D Điều chỉnh hai ngõ vào S1, S2 xác định hoạt động đồng bộ của

mạch Ngoài ra còn có 2 đầu vào là SR và SL cho phép truyền dữ liệu nhiều tang:

+ chúng ra sẽ xét trạng thái hoạt động dựa trên chân Clear = High, xung CL = †

© S0=S1 =0: mạch không thực hiện ghi dịch (giữ nguyên trạng thái ban đầu khi ta tác động đầu vào)

® S0=S1 =1: mạch thực hiện đồng bộ song song ngõ vào

® S0=1,S1 =0: mạch thực hiện ghi dịch phải chế độ này, các bits sẽ được đây theo

chiều từ trái sang phải, giá trị các bits phụ thuộc vào giá trị của chân SR Khi bít số 4 được đây xuống tận cùng thì nó dừng lại ko đây nữa

® S0=0, SI = 1: mạch thực hiện ghi dịch trái > Ở chế độ này, các Dits sẽ được đây

theo chiều từ phải sang trái, giá trị các bits phụ thuộc vào giá trị của chân SL Khi bit

số 4 được đây lên đầu tiên thì nó đừng lại ko đây nữa

Mạch giữ nguyên trạng thái

Đồng bộ song song ngõ vào

Ghi dich trai

Ghi dich phai

- Danh gia vai trò của Flip Flop trong các mạch ghi địch và mạch đếm vòng

+ Mạch ghi địch: flipflop có vai trò xử lý tín hiệu và làm 1 bít nhớ trạng thái kết quá của việc dich bit

+ Mạch dém: flipflop dong vai trò như là một chốt ( bật tắt trạng thai ) dé cho ra các giá trị nhị phân tại từng thời điểm theo như chu kỳ đếm của mạch

- _ Mạch đa hợp: Mạch dồn kênh hay còn gọi là mạch ghép kênh, đa hợp (Multiplexer-MUX) là

1 dạng mạch tổ hợp cho phép chọn 1 trong nhiều đường ngõ vào song song (các kênh vào) để

đưa tới 1 ngõ ra (gọi là kênh truyền nối tiếp) Việc chọn đường nào trong các đường ngõ vào

¢ = Cau hinh chan:

o D1 > D7: dau vao tín hiệu

o_ Y(chân 5): chân đầu ra không đảo

o Y(chan 6): chan dau ra dao

o A,B,C: dau vao dia chi

o E: chan Enable (tích cực mức thấp)

Chọn ngõ vào XI bằng cách chọn mã nhị phân của nó 001 — CBA tại XI ta cho đữ liệu 1 thì tại ngõ ra Y nhận giá trị cua X1 và xuất ra

- Mach giải đa hợp: làm công việc ngược lại với mạch đa hợp, khi lay tín hiệu lần lượt nối tiếp

trên kênh truyền chung rẽ ra các đường khác nhau tùy thuộc vào địa chỉ mà ta gán cho nó

> Có thế hiểu đơn giản đây là mạch phần luồng cho việc truyền thông tin bằng cách chọn đường dẫn được đưa ra từ 1 ngõ chọn xác định và sẽ đi chuyên thông tin từ ngõ vào đi qua công đã chọn

+ Ví dụ: IC 74138 (từ 3 sang 8)