Sơ đồ h
ồi tiếp điện áp song song như hình H2-8 sau: (Trang 10)
Bảng 2
2 Ảnh hưởng của hồi tiếp đến trở kháng vào và ra (Trang 13)
Sơ đồ t
ương đương của mạch (Trang 17)
Sơ đồ c
ách mắc OE được minh họa như hinh H3-8 b. Đặc tuyến (Trang 24)
th
ị dặc tuyến tĩnh đi qua 3 điểm: (0, I DSS ), (U P , 0) và ), 4(U2PI DSS (Trang 36)
Sơ đồ t
ự phân cực sẽ loại trừ được yêu cầu 2 nguồn một chiều. và chỉ sử dụng một nguồn một chiều duy nhất U DD (Trang 37)
Sơ đồ nguy
ên lý như hình H4-7 (Trang 48)
Sơ đồ khu
ếch đại tín hiệu nhỏ và sơ đồ tương đương được vẽ như hình H4-10 và H4-11 (Trang 51)
Sơ đồ nguy
ên lý của mạch khuếch đại tín hiệu nhỏ được vẽ như hình H4-12 (Trang 53)
Sơ đồ n
ày có điện trở cực Emitter nên không thể bỏ qua được đối với thành phần tín hiệu xoay chiều (Trang 54)
Sơ đồ ph
ân cực cố định đối với JFET được biễu diễn trên hình H4-27 còn sơ đồ tương đương trên hình H4-28 (Trang 67)
Sơ đồ nguy
ên lý của mạch tự phân cực và sơ đồ tương đương được khi có tụ C S được trình bày như hình H4-30 và H4-31 (Trang 69)
Sơ đồ cu
ối cùng của JFET được phân tích chi tiết là sơ dồ cổng chung như hình H4-39, tương tự như sơ đồ base chung ở BJT (Trang 75)
Sơ đồ c
ực máng E-MOSFET được chỉ ra ở hình H4-43. Nhắc lại từ tính toán chế độ tĩnh rằng R F có thể được thay thế bởi một ngắn mạch tương đương khi I G = 0 và do đó U RG = 0V, tuy nhiên, ở chế độ xoay chiều nó cung cấp một trở kháng quan trọng giữa U r (Trang 78)
Sơ đồ cu
ối cùng được nghiên cứu đối với E-MOSFET là sơ đồ phân áp như hình H4-46. và sơ đồ tương đương của mạch như hình H4-47 (Trang 79)