Tài liệu tham khảo về bài giảng mạch điện tử
Trang 1Mạch Điện Tử 2
Đáp ứng tần số cao của mạch
khuếch đại ghép RC
(GBW, Khóa Transistor)
Trang 2Đáp ứng tần số cao của mạch khuếch đại ghép RC: nội dung
BJT ở tần số cao
FET ở tần số cao
Mạch khuếch đại RC ghép liên tầng
Tích số độ lợi-băng thông (GBW)
Khóa transistor
Trang 3Tích số độ lợi – băng thông
(Gain-Bandwith Product, GBW): giới thiệu
GBW là một thông số được dùng để ước lượng đáp ứng của mạch khuếch đại băng rộng đa
tầng trong bước thiết kế sơ bộ.
h
A
GBW
Độ lợi dải giữa
Tần số cắt cao 3dB
Trang 4 f T được dùng để ước lượng giới hạn tần số cao của BJT và được cho bởi nhà sản xuất
Tích số độ lợi – băng thông của mạch kđ BJT đơn tầng
e b
m T
fe
C
g f
f
h
' 2
GBW
Mạch khuếch đại CE đơn tầng “lý tưởng“ (RL ->0), độ lợi dải giữa xấp xỉ
hfe và tần số cắt cao 3dB là fβ, vì vậy:
Giá trị thực tế bị giảm bởi điện dung Miller:
b e M
m M
e b e b
e b m
C C
g C
C R
R
g
' '
'
' BJT
2 2
1 GBW
Trang 5Tích số độ lợi – băng thông của mạch kđ FET đơn tầng
M gs
i
s ds
m
C C
r
R r
g
2
1
||
d ds
r ||
GBWFET thường được chuẩn hóa bằng cách giả sử rằng:
m
C C
g
2
1
(Điều kiện này có thể đạt được khi có một tầng FET khác đứng trước) Khi đó GBWFET trở thành:
Trang 6Tích số độ lợi – băng thông (Gain-Bandwith Product, GBW): Mạch kđ liên tầng (1)
Xét một mạch kđ CE liên tầng gồm n tầng
Giả sử: rbb' Cb'c 0
Trang 7Tích số độ lợi – băng thông (Gain-Bandwith Product, GBW): Mạch kđ liên tầng (2)
e b e b
e b b
i e
b b
c e
b c
L
C R
r R
r r
R R
R R
R
' ' 1
' '
' 1
||
||
||
||
n e b m e
b m e
b m e
b
m m
i
b b
b bn
bn bn
L i
L i
s
R
g s
R
g s
R
g s
R
g g
i
v v
v v
v v
i i
i A
1
' 1
' 1
' 1
'
1 1
2 1
/ 1
/ 1
/ 1
/ 1
Giả sử:
Nên:
Độ lợi dải giữa và tần số cắt cao 3dB:
' và 21/ 1
im
f
f R
g A
Trang 8Tích số độ lợi – băng thông
(Gain-Bandwith Product, GBW): Mạch kđ liên
tầng (3)
Sự suy giảm tần số cắt cao theo số tầng khuếch đại:
Tần số cắt cao giảm chậm hơn khi tăng số tầng kđ
e b e
b C R
f
' '
1
2
1
f1 (cũng như fh/f1) bị tác
động mạnh bởi tụ Miller
Trang 9Đáp ứng tần số cao của mạch khuếch đại ghép RC: nội dung
BJT ở tần số cao
FET ở tần số cao
Mạch khuếch đại RC ghép liên tầng
Tích số độ lợi-băng thông (GBW)
Khóa transistor
Trang 10Transistor ở chế độ khóa (transistor switch):
Ví dụ cổng NAND và đáp ứng xung
Cổng NAND
Sơ đồ bên trong Đáp ứng xung (thời gian)
Trang 11Transistor ở chế độ khóa: Vùng hoạt
động
Vùng tắt (cutoff region)
Vùng dẫn bảo hòa (saturation region)
Đặc tuyến (characteristic lines) của
Vùng dẫn tích cực (active region)
Trang 12Transistor ở chế độ khóa: Phân tích mạch
ở chế độ quá độ (transition analysis)
FE
sat
C
B
C
sat CE
CC sat
C
h
I
I
R
V
V I
,
, ,
ton: on time, td: delay time, tr: rise time toff: off time, ts: storage time, tf: fall time
Trang 13Transistor ở chế độ khóa: thời gian trễ
(delay time)
then and
7 0 with '
/ 2
1 2
'
ibo i
d E
B
t E
B
C r V
v
e V V
V
7 0
ln
2
2
1
V
V
V
td d
Mạch được sử dụng để tính thời gian trễ
Trang 14Transistor ở chế độ khóa: thời gian lên
(rise time)
c b c m
c m c
b M
e b i e b
c b c T
fe
c b c e b m e
b e b r
C R g
R g C
C
r r r
C R h
C R r g C
r
' '
' '
'
' '
' '
1
||
with
1
i fe
sat C
i fe
sat C r
r
r V h I
r V h
I t
/ /
9 0 1
/ /
1 0
1 ln
2 ,
2 ,
Transistor hoạt động trong vùng dẫn tích cực => sơ đồ tương đương tín
hiệu bé hybrid-pi được sử dụng
sat C C
t i
fe C
I i
e r
V h
,
/ 2
when
1 /
Trang 15Transistor ở chế độ khóa: thời gian lưu
(storage time)
1 ,
2 1
' 1 ,
' 2 1
ln
/ /
/ ln
V h I
V V
h
r r
V g
I
r r
V
V t
fe sat
C
i
fe s
i e b m
sat C
i e
b s
s
fe e
b e b
s
h C
r
' '
t T s
i
e b i
c
b E
r
r V
V r
r
V
'
Trang 16Transistor ở chế độ khóa: thời gian xuống (fall time)
Transistor hoạt động trong vùng dẫn tích cực => sơ đồ tương đương tín
hiệu bé hybrid-pi được sử dụng
c b c T
fe f
i fe
sat C
i fe
sat
C f
f
C R h
r V h I
r V h
I t
'
1 ,
1 ,
1
where
/ 1
0
/ ln
