báo cáo bài tập cổng not cổng đảonot là một trong các cổng logic được sử dụng phổ biến trong thực tế

MÔN THỰC TẬP THIẾT KẾ MẠCH TÍCH HỢP VLSI

BÁO CÁO BÀI TẬP CỔNG NOT

1 CỔNG NOTMục Lục

Bảng 1 Thông số W, L và tỷ lệ W/L của pMOS và nMOS

Bảng 2 Thông số W, L, tỷ lệ W/L và nhiệt độ của pMOS và nMOS

Bảng 3 Kết quả đánh giá điện áp tại các điểm A và B vào các thời điểm khác nhau

Bảng 4 Kết quả đánh giá dòng điện ra tại các thời điểm bình thường Bảng 5 Kết quả đánh giá dòng điện ngõ ra tại các thời điểm bất thường Bảng 6 Vùng hoạt động của cổng NOT

Hình 1.1.1 Ký hiệu và bảng trạng thái cổng NOT Hình 1.1.2 Dạng sóng ngõ vào, ngõ ra của cổng đảo Hình 1.1.3 Sơ đồ nguyên lý của cổng NOT

Hình 1.1.4 Sơ đồ ký hiệu của cổng pMos Hình 1.1.5 Sơ đồ ký hiệu của cổng nMos Hình 1.2.1 Sơ đồ mạch nguyên lí cổng đảo

Hình 1.2.2 Thông số cài đặt cho transistor pMOS và nMOS

Hình 1.2.3 Giải thích tính độ rộng pMOS lớn hơn nMOS gấp 2 lần Hình 1.2.4 Ký hiệu cổng đảo sau khi đóng gói

Hình 1.2.5 Sơ đồ mô phỏng đặc tính cổng đảo Hình 1.2.6 Thông số nguồn Vpulse

Hình 1.2.7 Thống số nguồn VDC

Hình 1.2.8 Dạng sóng ngõ vào ( màu đỏ ) và ngõ ra ( màu xanh lá ) của cổng đảo

Hình 1.2.9 Đánh giá điện áp tại các thời điểm khác nhau

Hình 1.2.10 Đánh giá dòng điện ngõ vào Iin ( màu đỏ ) tại các thời điểm bình thường khác nhau

Hình 1.2.11 Đánh giá dòng điện ngõ vào Iin ( màu đỏ ) tại các thời điểm bất thường

Hình 1.2.12 Đo thời gian trễ lan truyền cạnh lên tpdr của mạch mô phỏng hoạt động cổng NOT

Hình 1.2.13 Đo thời gian trễ lan truyền cạnh xuống tpdr của mạch mô phỏng hoạt động cổng NOT

Hình 1.2.14 Đo thời gian tăng (rise time) Hình 1.2.15 Đo thời gian giảm (fall time) Hình 1.2.16 Thiết lập các dữ liệu để hiển thị

Hình 1.2.17 Dạng sóng công suất tức thời mạch mô phỏng chức năng cổng NOT

Hình 1.2.18 Đường công suất tức thời (màu tím) Hình 1.2.19 Công suất trung bình của cổng NOT Hình 1.2.20 Mạch cổng NOT gắn thêm CL Hình 1.2.21 Sóng ngõ ra khi gắn thêm tụ CL

Hình 1.2.22 Đo thời gian trễ lan truyền cạnh lên tpdr gắn thêm tụ CL Hình 1.2.23 Đo thời gian trễ lan truyền cạnh xuống tpdf gắn thêm tụ CL Hình 1.2.24 Đo thời gian tăng (rise time) gắn thêm tụ CL

Hình 1.2.25 Đo thời gian giảm (fall time) gắn thêm tụ CL

Hình 1.2.26 Đường công suất tức thời (màu tím) gắn thêm tụ CL Hình 1.2.27 Công suất trung bình của cổng NOT gắn thêm tụ CL Hình 1.2.28 Mạch cổng NOT gắn thêm RL

Hình 1.2.29 Sóng ngõ ra khi gắn thêm tụ RL

Hình 1.2.30 Đo thời gian trễ lan truyền cạnh lên tpdr gắn thêm tụ RL Hình 1.2.31 Đo thời gian trễ lan truyền cạnh xuống tpdf gắn thêm tụ RL Hình 1.2.32 Đo thời gian tăng (rise time) gắn thêm tụ RL

Hình 1.2.33 Đo thời gian giảm (fall time) gắn thêm tụ RL

Hình 1.2.34 Đường công suất tức thời (màu tím) gắn thêm tụ RL Hình 1.2.35 Công suất trung bình của cổng NOT gắn thêm tụ RL Hình 1.2.36 Mạch ghép nối tiếp 3 cổng NOT

Hình 1.2.37 Dạng sóng ngõ vào ( màu đỏ ) và ngõ ra ( màu xanh lá ) của mạch ghép nối tiếp 3 cổng NOT

Hình 1.2.38 Dạng sóng công suất tức thời mạch ghép nối tiếp 3 cổng NOT

Hình 1.2.39 Công suất trung bình của mạch ghép nối tiếp 3 cổng NOT Hình 1.2.40 Mạch cổng NOT có RL và CL song song

Hình 1.2.41 Dạng sóng mạch cổng NOT có RL và CL song song

Hình 1.2.42 Dạng sóng công suất tức thời mạch ghép nối tiếp 3 cổng NOT

Hình 1.2.43 Công suất trung bình của mạch ghép nối tiếp 3 cổng NOT

1.1 Lý thuyết

Cổng đảo(NOT) là một trong các cổng logic được sử dụng phổ biến trong thực tế và có vai trò quan trọng trong thiết kế vi mạch số Cổng đảo hoạt động bằng cách đảo ngược giá trị logic (0 và 1) giữa ngõ vào và ngõ ra của nó Giá trị logic được xác định bằng mức điện áp tại ngõ vào và ngõ ra (với mức điện áp dương +V biểu thị cho giá trị logic 1 và mức điện áp ~0V biểu thị cho giá trị logic 0).

 Ký hiệu, bảng trạng thái và dạng sóng ngõ ra

Hình 1.1.1 Ký hiệu và bảng trạng thái cổng NOT

Hình 1.1.2 Dạng sóng ngõ vào, ngõ ra của cổng đảo

Cổng inverter được cấu tạo từ 2 con CMOS bao gồm 1 con nMOS và 1 con pMOS, pMOS nối lên VDD và nMOS nối xuống VSS(GND) như hình 1.1.3

Hình 1.1.3 Sơ đồ nguyên lý của cổng NOT  Bảng thông số

Bảng 1 Thông số W, L và tỷ lệ W/L của pMOS và nMOS Độ rộng (W) Độ dài (L) Tỉ lệ W/L

 Sơ đồ nguyên lý (pMos, nMos)

pMos là một loại transistor MOSFET được cấu thành từ 3 lớp chính: kênh n, điện cực cửa và nguồn như hình 1.1.4 pMos hoạt động dựa trên nguyên lý điều khiển dòng bằng cửa nghĩa là dòng chạy được điều khiển bằng cách giảm thiểu điện tích dương (điện tử thiếu) trong kênh p Khi PMOS được kích hoạt bằng cách đưa điện áp xuống điện cực cửa (Gate) , điện trường được tạo ra sẽ làm cho các điện tử thiếu trong kênh p di chuyển từ nguồn (Source) đến chân rút ra (Drain) , tạo ra dòng chạy.

Hình 1.1.4 Sơ đồ ký hiệu của cổng pMos

nMos là một loại transistor MOSFET được cấu thành từ 3 lớp chính: kênh n, điện cực cửa và nguồn như hình 1.1.5 nMos hoạt động

dựa trên nguyên lý điều khiển dòng bằng cửa nghĩa là khi một điện áp được áp dụng vào điện cực cửa (Gate) của NMOS, điện trường tạo ra sẽ làm thay đổi đặc tính của kênh n, và do đó điều khiển dòng chạy giữa nguồn (Source) và chân rút ra (Drain) của NMOS

Hình 1.1.5 Sơ đồ ký hiệu của cổng nMos

Nhận xét : Tỉ lệ W/L của MOSFET là tỉ lệ giữa độ rộng của kênh MOSFET (W) và độ dài của kênh (L) Tỉ lệ W/L là một thông số quan trọng của MOSFET, ảnh hưởng đến các đặc tính của MOSFET, chẳng hạn như điện trở đầu vào, trễ, tốc độ chuyển đổi và tiêu thụ năng lượng Tỉ lệ W/L càng lớn, kênh MOSFET càng rộng so với độ dài, do đó MOSFET có điện trở đầu vào thấp hơn, trễ ít hơn và tốc độ chuyển đổi nhanh hơn Tuy nhiên, tỉ lệ W/L lớn cũng dẫn đến tiêu thụ năng lượng cao hơn Tỉ lệ W/L của pMos lớn hơn so với nMos trong các mạch số vì Pmos do có điện trở đầu vào cao hơn nMos Do đặc tính bán dẫn và tính linh hoạt về electron và lỗ trống khác nhau giữa bán dẫn P và bán dẫn N

1.2 Mô Phỏng (NOT)

 Thiết kế sơ đồ mạch cổng đảo

Hình 1.2.1 là sơ đồ nguyên của cổng đảo được thiết kế trên phần mềm Cadence Dựa vào các yêu cầu về thông số linh kiện mà ta lựa chọn các linh kiện phù hợp từ các thư viện có sẵn.

Hình 1.2.1 Sơ đồ mạch nguyên lí cổng đảo  Bảng thông số của trans (W, L, temp)

Hình 1.2.2 Thông số cài đặt cho transistor pMOS và nMOS

- Thông số cài đặt pMOS :

+ With (M) : 1.3u

- Giải thích :

+ Length(M) : Điện áp của kênh dẫn.

+ Width Per Finger (M) : Độ rộng của mỗi cực cổng + Number of Fingers : Số lượng cực cổng (cực G) trong

+ Body của pMOS được nối lên VDD + Body của nMOS được nối xuống GND.

+ Chúng ta sử dụng công nghệ 0.13um của Samsung, các nMOS và pMOS có kích thước chiều dài tối thiểu có thể là 0.13um, chiều rộng có kích thước lớn hơn chiều dài, thông thường thì chiều rộng lớn hơn chiều dài 10 đến 20 lần Ở đây chọn độ rộng lớn hơn

 Đóng gói :

Sau khi hoàn thành sơ đồ mạch nguyên lý cổng đảo, ta tiến hành đóng gói sơ đồ theo hình dạng là kí hiệu của cổng đảo như hình 1.2.4

Hình 1.2.4 Ký hiệu cổng đảo sau khi đóng gói  Cấp nguồn, tín hiệu VDD, VSS, VPULSE cho cổng đảo

Để mô phỏng đặc tính của cổng đảo, trước tiên ta cần thực hiện nối các ngõ vào ra của cổng đảo đã đóng gói với nguồn (Source) và đất phù hợp như hình 1.2.5.

Hình 1.2.5 Sơ đồ mô phỏng đặc tính cổng đảo

Hình 1.2.6 Tại ngõ vào In: đặt 1 nguồn(Voltage 1) Vpulse cấp xung vuông có điện áp là 1.2V (tương đương mức logic 1) và 0V(Voltage

2) (tương đương mức logic 0) Thời gian chuyển tiếp (Rise time) cạnh lên và cạnh xuống(Fall time) là 10ns, độ rộng xung (Pulse width) là 10u s và chu kì(Period) là 20u s

Hình 1.2.6 Thông số nguồn Vpulse

Hình 1.2.7 Tại ngõ VDD: đặt nguồn VDC cấp điện áp 1 chiều 1.2V không đổi.

Hình 1.2.7 Thống số nguồn VDC Tại ngõ GND : nối đất (GND )

 Dạng sóng

Sau khi cài đặt thông số, ta tiến hành mô phỏng dạng sõng ngõ vào và ngõ ra của cổng đảo và thu được kết quả như hình 1.2.8.

Hình 1.2.8 Dạng sóng ngõ vào ( màu đỏ ) và ngõ ra ( màu xanh lá ) của cổng đảo

- Đánh giá mức điện áp :

Kiểm tra dạng sóng mô phỏng hình 1.2.8 và dạng sóng từ lý thuyết ở hình 1.1.2 ta có nhận xét : Trong khoảng thời gian từ 0 đến 10us, khi ngõ vào A ở mức thấp (0V) thì ngõ ra Y ở mức cao (1.2V) Thời gian từ 10us đến 20us, ngõ vào A lên mức cao (1.2V) thì ngõ ra Y xuống mức thấp (0V)

Bằng việc đánh dấu các điểm A và B trên sóng mô phỏng như hình 1.2.9 , ta thu được kết quả như bảng 3.

Hình 1.2.9 Đánh giá điện áp tại các thời điểm khác nhau Bảng 3 Kết quả đánh giá điện áp tại các điểm A và B vào các thời điểm

khác nhau

Thời gian Điện áp tại điểm A Điện áp tại điểm B

Kết quả từ bảng 3 cho thấy tại 2 thời điểm khác nhau có điện áp khác nhau của ngõ vào sẽ cho ra kết quả ngõ ra bị đảo ngược giá trị điện áp 1.2v và 0v Do đó dạng sóng mô phỏng đúng với lý thuyết.

- Đánh giá mức dòng điện :

*Xét tại điểm bình thường trên dạng sóng Vin:

Hình 1.2.10 Đánh giá dòng điện ngõ vào Iin ( màu đỏ ) tại các thời điểm bình thường khác nhau

Dòng điện ngõ vào I(in) là dòng điện chạy từ nguồn xung Vpulse

đưa vào cổng In của cổng đảo Hình 1.2.10 mô tả sóng dòng điện Iin của ngõ vào tại các điện áp mức cao và mức thấp đều cho ra dòng điện ngõ vào rất nhỏ điều này giống như lý thuyết, mức dòng điện của cổng NOT sẽ rất nhỏ, chỉ từ vài microampe đến vài miliampe được mô tả rõ hơn *Xét tại điểm bất thường trên dạng sóng Vin :

Hình 1.2.11 Đánh giá dòng điện ngõ vào Iin ( màu đỏ ) tại các thời điểm bất thường

Xét hình 1.2.11 khi điện áp chuyển từ mức cao xuống mức thấp, trên dây dẫn sẽ có một dòng điện lớn chảy vào đầu vào của cổng đảo để giảm điện áp đầu vào về mức thấp Khi điện áp đầu vào giảm xuống mức thấp, dòng điện sẽ giảm dần về mức ổn định tương ứng với giá trị điện trở đầu vào của cổng đảo

Khi điện áp chuyển từ mức thấp lên mức cao, trên dây dẫn sẽ có một dòng điện lớn chảy ra khỏi đầu vào của cổng đảo để tăng điện áp đầu

vào lên mức cao Khi điện áp đầu vào tăng lên mức cao, dòng điện sẽ giảm dần về mức ổn định tương ứng với giá trị điện trở đầu vào của cổng đảo

Kết quả đánh giá như bảng 5 dưới đây Nguyên nhân chính của sự thay đổi này là do tính chất của các linh kiện điện tử được mô tả bằng các thông số kỹ thuật như là điện trở đầu vào, điện dung đầu vào, trễ thời gian,….Các thông số này ảnh hưởng đến quá trình chuyển đổi và dẫn đến sự thay đổi đáng kể của dòng điện tại thời điểm chuyển đổi.

Bảng 5 Kết quả đánh giá dòng điện ngõ ra tại các thời điểm bất

+Thời gian mà Vin đi từ 12V xuống 0V đã được kéo dãn ra như hình 1.2.12, ta đang tìm thời gian trễ lan truyền cạnh lên (ngõ ra) nên sẽ

đo khoảng thời gian Vin=VDD/2 và Vout=VDD/2.

+ Sóng màu đỏ(IN) ở trên là mức điện áp xuống đo từ ngõ vào + Sóng màu xanh(OUT) ở dưới là mức điện áp lên đo từ ngõ ra + A(11.4869u; 600.97mV) là VDD/2 của VOUT.

+ B(11.4984u; 601.89mV) là VDD/2 của VIN.

+Thời gian mà Vin đi từ 0V xuống 12V đã được kéo dãn ra như hình 1.2.13., ta đang tìm thời gian trễ lan truyền cạnh xuống (ngõ ra) nên sẽ đo khoảng thời gian Vin=VDD/2 và Vout=VDD/2.

+ Sóng màu đỏ(IN) ở trên là mức điện áp xuống đo từ ngõ vào + Sóng màu xanh(OUT) ở dưới là mức điện áp lên đo từ ngõ ra + A(20.5006u; 600.687mV) là VDD/2 của VOUT.

+ B(20.5134u; 601.558mV) là VDD/2 của VIN.

+ Delta(12.8243n; -129.25uV) -> tpdf=12.8243ns

- Transition Time :

Thời gian chuyển đổi (transition time) của một transistor là thời gian mà tín hiệu đầu ra của transistor cần để chuyển từ một trạng thái sang trạng thái khác Thời gian chuyển đổi phụ thuộc vào nhiều yếu tố, bao gồm cấu trúc và kích thước của transistor, điện áp và dòng điện đầu vào, và tải đầu ra Để tính thời gian chuyển đổi tại thời điểm ngõ ra (output transition time) = Thời gian tăng (rise time) + Thời gian giảm (fall time) Thời gian chuyển đổi tại thời điểm ngõ vào (input transition time) = Thời gian trễ (delay time) + Thời gian lưu trữ (storage time)

*Trong đó:

+ Thời gian trễ (delay time): Đây là thời gian mà tín hiệu đầu ra của transistor chậm hơn tín hiệu đầu vào Xác định thời gian trễ bằng cách tìm điểm giao nhau giữa tín hiệu đầu vào và đầu ra của transistor Điểm giao nhau đầu tiên chính là thời điểm bắt đầu của thời gian trễ.

+ Thời gian tăng (rise time): Đây là thời gian mà tín hiệu đầu ra của transistor tăng từ 10% lên 90% giá trị tối đa Xác định thời gian tăng: Xác định thời gian tăng bằng cách tìm thời điểm mà tín hiệu đầu ra đạt đến 10% và 90% giá trị tối đa, và tính hiệu số giữa hai thời điểm này.

+ Thời gian giảm (fall time): Đây là thời gian mà tín hiệu đầu ra của transistor giảm từ 90% xuống 10% giá trị tối đa.

+ Thời gian lưu trữ (storage time): Đây là thời gian mà transistor cần để chuyển từ trạng thái bão hòa (saturated state) sang trạng thái cắt (cutoff state) khi đầu vào thay đổi Xác định thời gian lưu trữ bằng cách tìm thời điểm mà đầu ra của transistor đạt đến 90% giá trị tối thiểu của đầu ra.

*Thời gian tăng (rise time):

Hình 1.2.14 Đo thời gian tăng (rise time) *Giải thích :

+Hình trên ta đo tín hiệu ở ngõ ra Vout để tìm thời gian cạnh lên ta cần biết được thời gian mà ngõ ra đi từ 0.2VDD lên 0.8VDD(theo lý thuyết) Các thông số mô phỏng vẫn như cũ chỉ không hiển thị tín hiệu

Hình 1.2.15 Đo thời gian giảm (fall time) *Giải thích :

+Hình trên ta đo tín hiệu ở ngõ ra Vout để tìm thời gian cạnh xuống ta cần biết được thời gian mà ngõ ra đi từ 0.8VDD lên

0.2VDD(theo lý thuyết) Các thông số mô phỏng vẫn như cũ chỉ không hiển thị tín hiệu ngõ vào trên đồ thị.

+Đo điện áp ngõ ra để kiểm nghiệm thời gian cạnh lên +A(20.5348us; 960.086mV) là 0.8VDD

+B(20.4884us; 240.346mV) là 0.2VDD

+Delta(46.4597ns; -719.74mV) -> rise time: tr=46.4597ns (thời gian cạnh xuống từ 0.8VDD đến 0.2VDD)

->Thời gian chuyển đổi tại thời điểm ngõ ra (output transition time) = Thời gian tăng + Thời gian giảm= 92.7273 ns.

 Tính toán công suất - Công suất tức thời :

Hình 1.2.16 Thiết lập các dữ liệu để hiển thị

Hình 1.2.17 Dạng sóng công suất tức thời mạch mô phỏng chức năng cổng NOT

Hình 1.2.18 Đường công suất tức thời (màu tím)

Tính công suất bằng công thức P = U.I (trong đó U là nguồn 1.2V, I là dòng đi vào cấp cho bộ inverter) , khi có sung chuyển mạch (đảo trạng thái) thì sẽ phát sinh ra công suất tức thời , ta xét tại điểm A(11.4729us; 87.0977u) có được dòng U và I => P ≈ 87.0977u(W)

- Công suất trung bình :

Công suất trung bình : Ta sử dụng phần mền tính được công suất trung bình Ptb ≈ 1.698u(W).

Hình 1.2.19 Công suất trung bình của cổng NOT

Hình 1.2.22 Đo thời gian trễ lan truyền cạnh lên tpdr gắn thêm tụ CL

Hình 1.2.24 Đo thời gian tăng (rise time) gắn thêm tụ CL *Thời gian giảm (fall time):

Hình 1.2.25 Đo thời gian giảm (fall time) gắn thêm tụ CL

->Thời gian chuyển đổi tại thời điểm ngõ ra (output

transition time) = Thời gian tăng + Thời gian giảm= 3.116137 us.

- Công suất trung bình :

Hình 1.2.26 Đường công suất tức thời (màu tím) gắn thêm tụ CL

Hình 1.2.27 Công suất trung bình của cổng NOT gắn thêm tụ CL

*Nhận xét :

+Kết quả: Công suất trung bình Ptb ≈ 72.15u(W).

+Khi gắn tụ CL có giá trị 1nF tại ngõ ra ta có thể thấy dạng sóng ngõ ra không còn là dạng sóng vuông nửa, giảm độ dốc ngõ ra, tăng độ trễ giữa tín hiệu ngõ vào và ngõ ra vì tụ cần thời gian

Hình 1.2.30 Đo thời gian trễ lan truyền cạnh lên tpdr gắn

Hình 1.2.32 Đo thời gian tăng (rise time) gắn thêm tụ RL *Thời gian giảm (fall time):

Hình 1.2.33 Đo thời gian giảm (fall time) gắn thêm tụ RL

->Thời gian chuyển đổi tại thời điểm ngõ ra (output

transition time) = Thời gian tăng + Thời gian giảm= 940.102 ns.