điện tử số chương 5 mạch logic dãy

Mô hình mạch logic dãy• Mạch logic dãy Sequential logic là mạch logic có tính chất nhớ, có khâu trễ • Trạng thái tiếp theo của mạch logic dãy phụ thuộc vào giá trị của tập biến kích thíc

ĐIỆN TỬ SỐ

Chương 5

Mạch logic dãy

Mô hình mạch logic dãy

• Mạch logic dãy (Sequential logic) là mạch logic có tính chất nhớ, có khâu trễ

• Trạng thái tiếp theo của mạch logic dãy phụ thuộc vào giá trị của tập biến kích thích ở lối vào và trạng thái hiện tại của mạch

• Mạch logic dãy thường hoạt động đồng bộ theo sự điều

• Dạng flip flop đơn giản nhất là R-S flip flop - có hai lối vào R (Reset) và S (Set), được

mô tả như sau:

Tín hiệu đồng bộ Flip flop

• Các Flip flop thường

0 1 0 1

Q 0 1

x

Q’ 1 0

x

Flip Flop hoạt kích theo sườn

Tạo J-K Flip flop

• Để đảm bảo truyền tín hiệu tin cậy, thường tạo J-K flip flop từ R-S flip flop kiểu Master-Slave

• Khi đó J-K flip flop được hoạt kích theo sườn

D Flip flop và T Flip flop

• Theo bảng trạng thái của

các FF, có thể tạo DFF và

TFF từ J-KFF như sau:

– DFF: D = J = K’

– TFF: T = J = K

Phân biệt flip-flop hoạt kích theo

mức và hoạt kích theo sườn

Tín hiệu điều khiển trực tiếp ở

• Ngoài ra, nhiều flip-flop còn

có thêm các tín hiệu trực tiếp

có tác dụng điều khiển cưỡng

bức trạng thái ra của flip-flop

Đó là:

– Clear (CLR), có tác dung điều

khiển để Q = 0

– Preset (PR), làm cho Q = 1

Quan hệ thời gian ở Flip Flop

• “Cửa sổ” thời gian của Flip flop được xác định bởi:

(Setup) – tín hiệu vào cần phải xác lập ổn định ở một

khi có ‘sự kiện’ clock

tín hiệu vào cần phải duy trì

ổn định thêm một khoảng

thúc ‘sự kiện’ clock

• Đây là một trong những yếu tố hạn chế tần số của mạch logic dãy

Kích thích cho các flip flop

• Khi thiết kế mạch logic dãy, ta cần phải xác định điều

kiện kích thích cho các flip-flop tuỳ theo đáp ứng cần có của chúng

• Với hai giá trị logic ‘0’ và ‘1’ cho mỗi biến, mỗi flip-flop có thể có một trong bốn đáp ứng là: ‘S0’, ‘S1’, ‘T0’, và ‘T1’

• Bảng dưới đây mô tả các điều kiện kích thích cho các loại flip-flop khác nhau

Thanh ghi (Storage Register)

• Thanh ghi chứa số liệu

(Data Storage Register)

được tạo ra bằng cách

dùng các D flip-flop nối

‘song song với nhau’

• Có thể dùng thêm các

buffer 3-trạng thái để tạo

cơ chế đọc (‘Read’) cho

các thanh ghi

• Ví dụ: 74273, 74373,

74374 …

Một số vi mạch thanh ghi

Thanh ghi dịch (Shift Register)

• Thanh ghi dịch được dùng để:

– Biến đổi mã song song  nối tiếp

– Tạo trễ cho các dãy tín hiệu số

• Phần tử cơ bản của thanh ghi dịch là các D flip flop nối chuỗi ‘nối tiếp’ với nhau

Các loại thanh ghi dịch

• Các thanh ghi dịch được phân chia thành các

– Vào song song ra nối tiếp (PISO), ví dụ: 4014, 4021,

74165, 74166 đều là các thanh ghi 8 bit

– Vào song song ra song song (PIPO), ví dụ: 7495,

74195, 74395, 4035 (4 bit), 74323 (8 bit)

– Thanh ghi dịch vạn năng có thể dịch theo hai chiều, ví

dụ 74194, 4194 (4 bit)

Ví dụ về các thanh ghi dịch

Thanh ghi dịch PIPO

Thanh ghi dịch vạn năng

Hoạt động của thanh ghi dịch

Bộ đếm – Không đồng bộ

• Đếm không đồng bộ (Ripple Counter): tín hiệu clock cho

các flip flop khác nhau lấy từ các nguồn khác nhau,

thường là từ lối ra Q của flip flop ở tầng trước

• Mỗi flip flop lật trạng thái khi flip flop ở tầng trước nó

chuyển từ ‘1’ sang ‘0’

COUNT OUTPUTS

Q D Q C Q B Q A

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Bộ đếm – đồng bộ

• Đếm đồng bộ (Synchronous Counter): tín hiệu clock cho

các flip flop được lấy từ một nguồn chung, điều kiện lật của các flip flop được xác định bởi mức logic ở lối vào T

• Flip flop đầu tiên (A) chuyển trạng thái với mỗi nhịp

clock, mỗi flip flop phía sau sẽ chuyển trạng thái nếu khi

có ‘sự kiện’ clock tất cả các flip flop trước nó đều có

mức logic ‘1’

Bộ đếm cơ số N ≠ 2 n

Bộ đếm đặt trước giá trị

Bộ đếm thuận nghịch

Locked-out ở mạch logic dãy

ĐIỆN TỬ SỐ

Chương 6

Phân tích, thiết kế mạch logic dãy

Mô hình mạch logic dãy

• Có thể coi mô hình tổng quát nhất của mạch logic dãy gồm: các biến vào, các biến ra và các trạng thái bên trong của mạch.

• Có thể sử dụng mô hình máy trạng thái (Finite State Machine -

FSM) để phân tích và tổng hợp mạch logic dãy

• Tại mỗi nhịp clock, mạch logic tổ hợp xác định các biến ra và trạng thái tiếp theo thông qua các biến vào và trạng thái hiện tại

Các mô hình FSM

• Hai mô hình FSM thông dụng để phân tích và tổng hợp mạch logic dãy là mô hình Moore và mô hình Mealy

Trình tự thiết kế mạch logic dãy

1 Mô tả hoạt động của mạch logic dãy cần thiết

kế (biểu đồ trạng thái, biểu đồ thời gian, hoặc các thông tin thích hợp khác)

2 Lập bảng chuyển trạng thái (state table)

3 Gán giá trị nhị phân cho mỗi trạng thái

4 Xác định số flip-flop cần dùng và gán cho mỗi

flip-flop một ký hiệu bằng chữ

5 Lựa chọn kiểu flip-flop cần dùng

6 Từ bảng chuyển trạng thái, xác định kích thích

cho mỗi flip-flop và biểu thức của mỗi biến ra

7 Lập sơ đồ mạch logic từ các phần tử cơ bản

Biểu đồ trạng thái

• Có thể mô tả hoạt động của các mạch logic dãy bằng biểu đồ trạng thái (state diagram):

– Vòng tròn mô tả trạng thái của mạch

– Mũi tên trên đó có ghi giá trị của tín hiệu vào dùng để mô tả quá trình chuyển trạng thái

• Ví dụ:

Ví dụ thiết kế: Tạo xung đơn

• Mạch tạo ở cửa ra một xung đơn có độ rộng cố định mỗi khi có xung bất kỳ ở cửa vào

Sử dụng mô hình FSM Moore

Tổng hợp mạch theo mô hình

FSM Moore

Sử dụng mô hình FSM Mealy

Tổng hợp mạch theo mô hình

FSM Mealy

0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0

1 0 1 0 1

1

0 0 0 1 1 1 1 0

0 1 1 0 0 1 1 0

1 0

1 0 1 0 1 0

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0

1 0 1 0 1

0

1 0 0 0 0 1 1 1

1 0 0 1 1 0 0 1

1 0 1 0

1 0 1 0

Ví dụ thiết kế: Bộ đếm

• Xác định điều kiện vào (J, K) cho các Flip-Flop:

Ví dụ thiết kế: Bộ đếm

• Tổng hợp bộ đếm từ các JK Flip-Flop

• Điều kiện kích thích vào cho các JK Flip-Flop thoả mãn các biểu thức logic ở trên

Kiểm tra hoạt động của bộ đếm

• Cho I = 1, kiểm tra các trạng thái

• Cho I = 0, tiếp tục kiểm tra các trạng thái

• Thiết kế bộ đếm với các T Flip-Flop hoặc

D Flip-Flop

ĐIỆN TỬ SỐ

Chương 8

Mạch biến đổi tín hiệu

Biến đổi tín hiệu trong hệ thống

• Trong các hệ thống xử lý thông tin hiện đại, ví dụ các hệ thống đo lường - điều khiển công nghiệp, việc áp dụng

kỹ thuật xử lý tín hiệu số ngày càng trở nên phổ biến

• Tín hiệu cần phải được biểu diễn ở dạng số để phù hợp với trào lưu này

Chức năng của ADC và DAC

• ADC (Analog – Digital Converter) biến đổi một tín hiệu vào

analog thành tín hiệu ra digital

• DAC (Digital – Analog Converter) biến đổi một tín hiệu vào digital thành tín hiệu ra analog

• Tín hiệu digital ở ADC và DAC là mã nhị phân, còn tín hiệu

analog là điện áp hoặc dòng điện

Đặc tính của ADC và DAC

• Để có đặc tính truyền đạt vào-ra lý tưởng, bộ biến đổi cần phải có

độ phân giải vô cùng lớn.

• Độ phân giải của bộ biến đổi tín hiệu được thể hiện thông qua số bit dùng để mã hoá tín hiệu analog

trị rời rạc đó được gọi là một mức lượng tử

• Mỗi một giá trị mã số tương ứng với một khoảng giá trị của tín hiệu analog, chứ không phải chỉ một giá trị cụ thể.

• Đặc tính vào-ra thực tế của ADC/DAC có dạng bậc thang Số bậc của đường đặc tính này tuỳ thuộc vào số bit của mã số, nó cho biết

độ phân ly cũng như độ chính xác của ADC/DAC

• Khoảng giá trị của một mức lượng tử

Ví dụ về biến đổi ADC

• Ví dụ: với ADC 3-bit, có thể có 8 tổ hợp mã khác nhau ở cửa ra

tương ứng với tám mức giá trị lượng tử của tín hiệu vào analog.

• Tronh ví dụ này, nếu điện áp vào là 5.5V và điện áp chuẩn so sánh

là 8V, thì mã nhị phân ở lối ra sẽ là 101.

• Bước lượng tử trong trường hợp này là VREF/8 = 1V, ADC càng nhiều bit có bước lượng tử càng nhỏ và do vậy có khả năng phân ly

và độ chính xác cao hơn.

Bước lượng tử của ADC

• Bước lượng tử của ADC (bằng độ lớn của 1 LSB) phụ thuộc vào số bit của ADC và độ lớn của điện áp chuẩn so sánh VREF

Sai số lượng tử của ADC

Giảm sai số lượng tử

• Có thể giảm độ lớn của sai số lượng tử bằng cách cộng

thêm một lượng offset bằng ½ LSB khi biến đổi

Biến đổi DAC

• DAC biến đổi mã nhị

phân ở lối vào thành tín

hiệu analog ở cửa ra

DAC dùng mạch phân áp

• Điện áp chuẩn so sánh V REF

được chia thành 2 n mức nhờ

bộ phân áp gồm 2 n điện trở.

• Tuỳ theo giá trị của mã nhị

phân ở lối vào mà có một

mức điện áp tương ứng được

chọn đưa tới cửa ra

– Sai số do offset của Op-Amp

– Trễ do có nhiều switch nối

tiếp

DAC dùng điện trở có trọng số

– Bit cao nhất (MSB): V OUT (b n-1 ) = -V REF /2 × b n-1

– Bit tiếp theo: V OUT (b n-2 ) = -V REF /4 × b n-2 …

– Bit thấp nhất (LSB): V OUT (b 0 ) = -V REF /2 n × b 0

V OUT = - V REF /2 n × (b n-1 ×2 n-1 + b n-2 ×2 n-2 +…+ b 0 ×2 0 ) = - N×VREF /2 n

• Đặc điểm:

– Sử dụng ít điện trở (n điện trở cho DAC n bit)

– Trị số các điện trở rất khác nhau

DAC dùng lưới điện trở R-2R

• Điện áp sau mỗi mắt lưới điện trở giảm còn ½

• Điện áp ra của toàn mạch:

V OUT = - V REF /2 n × (b n-1 ×2 n-1 + b n-2 ×2 n-2 +…+ b 0 ×2 0 ) = - N×VREF /2 n

• Đặc điểm:

– Số điện trở sử dụng không nhiều (2×n điện trở cho DAC n bit)

– Trị số các điện trở gần nhau R và 2R

Đặc điểm chung của DAC

• Tốc độ: thời gian thực hiện phép biến đổi DAC rất ngắn, phụ thuộc thời gian truyền của các phần tử mạch

• Độ chính xác: thể hiện qua số bit mã nhị phân

• Có tín hiệu LE khi cần ghép nối với BUS

• Yêu cầu đối với mạch khuếch đại OpAmp:

– Điện áp sai lệch cửa vào VIO phải nhỏ

– Dòng phân cực lối vào IB phải nhỏ

– Dải điện áp ra của OpAmp phải lớn hơn hoặc bằng dải thay đổi đến đầy thang của điện áp ra DAC

– Tốc độ (dải thông, Slew Rate) của OpAmp phải đủ lớn để đảm bảo tốc độ biến đổi của DAC

D/A Dynamic conversion

Biến đổi ADC

• ADC biến đổi tín hiệu analog

ở lối vào thành mã nhị phân

ở cửa ra

N = VIN×2m/VREF,

m là số bit của mã nhị phân

ở lối vào

• Các phương pháp biến đổi:

– Biến đổi trực tiếp (Flash ADC)

– SAR (Xấp xỉ dần)

– Tích phân và đếm xung

ADC biến đổi xấp xỉ dần

• Đầu tiên SAR đưa ra N=100…0 và VDAC=VREF/2

– Nếu V DAC <VIN → N=110…0 và VDAC=VREF×3/4

– Nếu V DAC ≥VIN → N=010…0 và VDAC=VREF×1/4

• Quá trình tiếp diễn theo cách đó đến khi hết n bit

• Đặc điểm:

– Mạch không phức tạp lắm

– Điện áp V REF được tích phân trong thời gian T p Sau thời gian này tụ

phóng hết Do vậy, T p = V IN × 2 n T clock /V REF

– Số đếm được trong thời gian này là N= T p /T clock = 2 n × V IN /V REF

• Đặc điểm:

– Mạch đơn giản

– Tốc độ rất thấp (cỡ 2 × 2 n T clock cho một phép biến đổi n bit)

Đặc điểm chung của ADC

– Khởi động ADC: START

– Báo kết thúc phép biến đổi: EOC

– Điều khiển ba trạng thái khi ghép nối với BUS: OE

ĐIỆN TỬ SỐ

Chương 7

Bộ nhớ bán dẫn

Phân loại và đánh giá

Các chỉ tiêu đánh giá:

1 Mật độ (số bits/μm2) và Dung lượng (tổng số bit)

2 Tốc độ (thời gian đọc/viết)

3 Công suất tiêu thụ

Các tín hiệu của bộ nhớ

• Address: Xác định địa chỉ của ô nhớ cần trao đổi

• Data: Nội dung thông tin cần trao đổi với ô nhớ được

chọn

• Chip Enable: Cho phép (chọn) chip nhớ

• Write Enable: Cho phép viết vào ô nhớ được chọn

• Output Enable (Read): Đọc nội dung ô nhớ được chọn

Tổ chức bộ nhớ

Tổ chức bộ nhớ

Xác định khối nhớ được chọn

Đọc/viết bộ nhớ

• Các bit địa chỉ chia làm hai nhóm (hàng và cột)

• Các chân data có thể trao đổi hai chiều

• Các tín hiệu Chip Enable, Write Enable và Output Enable điều khiển việc trao đổi dữ liệu

Bộ nhớ chỉ đọc - ROM

• Bộ nhớ ROM (Read Only Memory): nội dung

không thay đổi ngay cả khi cắt nguồn cung cấp

Bộ nhớ ROM gồm các loại sau:

– MROM (Mask ROM): nội dung được nạp trong quá trình chế tạo

– PROM (Programmable ROM): nội dung được viết một lần, sử dụng cầu chì

– EPROM (Erasable PROM): nội dung có thể viét/xoá được nhiều lần, sử dụng tia cực tím

– EEPROM (Electrically EPROM): viết/xoá nhiều lần Xoá bằng điện

– Flash ROM: EEPROM nhưng có tốc độ đọc/viết và

mật độ lớn hơn nhiều

Phần tử nhớ ROM

• Bộ nhớ ROM sử dụng Diode hoặc Transistor (BJT/MOS) làm đơn vị nhớ cơ bản

• Có các kiểu phần tử nhớ:

Cầu nối (E)EPROM

Phần tử nhớ PROM, EPROM, và

EEPROM

Bộ nhớ MOS ROM 1

Bộ nhớ MOS ROM 2

Bộ nhớ đọc/viết - RAM

Bộ nhớ RAM (Read - Write Memorie) gồm:

• STATIC RAM (SRAM)

– Dữ liệu được lưu giữ vĩnh viễn một khi còn có nguồn cung cấp duy trì

– Kích thước lớn (6 transistors/cell)

– Tốc độ cao

– Cấu trúc vi sai (Differential)

• DYNAMIC RAM (DRAM)

– Cần có chu kỳ ‘làm tươi’ nội dung phần tử nhớ

– Kích thước nhỏ (1-3 transistors/cell)

– Tốc độ thấp

– Cấu trúc đơn (Single Ended)

Phần tử nhớ SRAM

• Phần tử nhớ SRAM dùng tải điện trở

– Tiêu thụ công suất ở trạng thái tĩnh, cần RL lớn

Phần tử nhớ SRAM

• Phần tử nhớ RAM tĩnh dùng 6 transistor:

Quá trình viết SRAM

Quá trình đọc SRAM

Phần tử nhớ DRAM – 3 transistor

• Write: Giá trị bit từ BL1 được nạp lên tụ CS

• Read: Nội dung nhớ từ tụ CS được đưa lên

BL2

Phần tử nhớ DRAM – 1 transistor

• Write: CS được nạp bởi WL và BL

• Read: Phân bố lại điện tích giữa tụ chứa CS và tụ điện đường dây bit C

200 μm 2

400 μm 2

200 μm 2 1000÷1700 μm 2 200÷500 μm 2

Sử dụng bộ nhớ

ĐIỆN TỬ SỐ

Chương 9

Mạch tạo xung

Mạch tạo xung

• Các xung điện được tạo ra từ những mạch điện tử có hai trạng thái xác lập ứng với hai mức cao (H) và thấp (L) của điện áp ra

• Các mạch điện tử như vậy có thể được chia thành các nhóm như sau:

– Mạch tự dao động, cả hai trạng thái đều không ổn định

(Astable) Mạch tự chuyển từ trạng thái này sang trạng thái

khác.

– Mạch đợi, có một trạng thái ổn định (Monostable) Khi có kích thích mạch chuyển sang trạng thái không ổn định sau đó tự động trở về trạng thái ổn định ban đầu Với một xung kích thích

ở cửa vào mạch tạo một xung đơn ở cửa ra (One-shot).

– Mạch trigger, cả hai trạng thái đều ổn định (Bistable) Mạch có thể chuyển từ trạng thái này sang trạng thái khác tuỳ thuộc vào tín hiệu kích thích từ bên ngoài Loại mạch này còn được gọi là mạch Flip-Flop

Tạo xung bằng cổng NOT

• Khởi đầu VC=0V, VOUT=VOH≈5V

Tạo xung nhờ hiệu ứng trễ

Vi mạch logic tạo xung 74xx123

One-shot dùng 555

VC = VCC(1 – e-t/RC) Tại tx: VCC(1 – e-t x /RC) = VCC×2/3

e-t x /RC = 1/3 → t = RC×ln3 = 1,1×RC

• Tần số dao động: f=1,44/[(R A +2R B )C]

Mạch điều chế độ rộng xung PWM – Pulse Width Modulation

• Điện áp điều chế được đưa tới chân 5 của timer

• Xung nhịp (carrier) có tần số f đưa tới chân 2 (trigger)

• Độ rộng của xung tạo ra phụ thuộc vào điện áp điều chế

Phase Locked Loop - PLL

Sử dụng của PLL

• Tần số của tín hiệu ra:

fO = fS

Tổng hợp tần số