xu ly tin hieu so fpga hoang trang dsp fpga htrang chapter3 2slides per page cuuduongthancong com

2/22/2013 ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA ĐIỆN-ĐIỆN TỬ BỘ MÔN KỸ THUẬT ĐIỆN TỬ XỬ LÝ TÍN HiỆU SỐ VỚI FPGA c om Chaper 3:Pipelining and Parallel Processing (Tạo đường ống xử lý song song) ng GV: Hoàng Trang Email: hoangtrang@hcmut.edu.vn mr.hoangtrang@gmail.com co Thank to: thầy Hồ Trung Mỹ Slide: from text book of Parhi TP.Hồ Chí Minh 01/2013 ng th an du o Thuật ngữ cu u English Pipelining Cutset Transposed SFG Data broadcast Parallel processing block processing communication bound BM Điện Tử-DSP-FPGA-chapter3 Vietnamses tạo đường ống tập cắt SFG chuyển vị truyền liệu khắp nơi, phát tán liệu xử lý song song xử lý khối giới hạn truyền thơng thời gian trễ truyền thơng Hồng Trang 01/2013 CuuDuongThanCong.com https://fb.com/tailieudientucntt 2/22/2013 Outline Introduction Pipelining of FIR Digital Filters Parallel Processing Pipelining and Parallel Processing for Low Power c om • • • • Hồng Trang 01/2013 01/2013 ng th an BM Điện Tử-DSP-FPGA-chapter3 co ng – Pipelining for Lower Power – Parallel Processing for Lower Power – Combining Pipelining and Parallel Processing for Lower Power cu u du o Introduction BM Điện Tử-DSP-FPGA-chapter3 Hoàng Trang CuuDuongThanCong.com https://fb.com/tailieudientucntt 2/22/2013 Hoàng Trang 01/2013 ng th an BM Điện Tử-DSP-FPGA-chapter3 co ng c om Introduction (cont’d) cu u du o Introduction (cont’d) BM Điện Tử-DSP-FPGA-chapter3 Hoàng Trang 01/2013 CuuDuongThanCong.com https://fb.com/tailieudientucntt 2/22/2013 Introduction (cont’d) Example c om Figure (a): A data path Figure (c): The 2-level parallel processing structure of (a) 01/2013 Hoàng Trang ng th an BM Điện Tử-DSP-FPGA-chapter3 co ng Figure (b): The 2-level pipelined structure of (a) cu u du o Pipelining: Definition BM Điện Tử-DSP-FPGA-chapter3 Hoàng Trang 01/2013 CuuDuongThanCong.com https://fb.com/tailieudientucntt 2/22/2013 Hoàng Trang 01/2013 ng th an BM Điện Tử-DSP-FPGA-chapter3 co ng c om Pipelining of FIR Digital Filters cu u du o Pipelining: How to ? BM Điện Tử-DSP-FPGA-chapter3 Hoàng Trang 01/2013 10 CuuDuongThanCong.com https://fb.com/tailieudientucntt 2/22/2013 Hoàng Trang 01/2013 11 ng th an BM Điện Tử-DSP-FPGA-chapter3 co ng c om Pipelining of FIR Digital Filters (cont’d) cu u du o Pipelining of FIR Digital Filters (cont’d) BM Điện Tử-DSP-FPGA-chapter3 Hoàng Trang 01/2013 12 CuuDuongThanCong.com https://fb.com/tailieudientucntt 2/22/2013 Hoàng Trang 01/2013 13 ng th an BM Điện Tử-DSP-FPGA-chapter3 co ng c om Pipelining of FIR Digital Filters (cont’d) cu u du o Pipelining: Feed-forward Cutset BM Điện Tử-DSP-FPGA-chapter3 Hoàng Trang 01/2013 14 CuuDuongThanCong.com https://fb.com/tailieudientucntt 2/22/2013 Hoàng Trang 01/2013 15 ng th an BM Điện Tử-DSP-FPGA-chapter3 co ng c om Pipelining of FIR Digital Filters (cont’d) cu u du o Transposed Form Critical path: the path with the longest computation time among all paths without delay elements BM Điện Tử-DSP-FPGA-chapter3 Hoàng Trang 01/2013 16 CuuDuongThanCong.com https://fb.com/tailieudientucntt 2/22/2013 Hoàng Trang 01/2013 17 ng th an BM Điện Tử-DSP-FPGA-chapter3 co ng c om Pipelining of FIR Digital Filters (cont’d) cu u du o Pipelining: Fine-Grain Pipelining BM Điện Tử-DSP-FPGA-chapter3 Hoàng Trang 01/2013 18 CuuDuongThanCong.com https://fb.com/tailieudientucntt 2/22/2013 Hoàng Trang 01/2013 19 ng th an BM Điện Tử-DSP-FPGA-chapter3 co ng c om Parallel Processing cu u du o Parallel Processing (cont’d) BM Điện Tử-DSP-FPGA-chapter3 Hoàng Trang 01/2013 20 10 CuuDuongThanCong.com https://fb.com/tailieudientucntt 2/22/2013 Hoàng Trang 01/2013 21 th an BM Điện Tử-DSP-FPGA-chapter3 co ng c om Parallel Processing (cont’d) cu u du o ng Parallel 3-Tap Filter (1) BM Điện Tử-DSP-FPGA-chapter3 Hoàng Trang 01/2013 22 11 CuuDuongThanCong.com https://fb.com/tailieudientucntt 2/22/2013 Hoàng Trang 01/2013 23 th an BM Điện Tử-DSP-FPGA-chapter3 co ng c om Parallel 3-Tap Filter (2) cu u du o ng Parallel 3-Tap Filter (3) BM Điện Tử-DSP-FPGA-chapter3 Hoàng Trang 01/2013 24 12 CuuDuongThanCong.com https://fb.com/tailieudientucntt 2/22/2013 co ng c om Parallel Processing (cont’d) Figure: Parallel processing architecture for a 3-tap FIR filter with block size Hoàng Trang 01/2013 25 ng th an BM Điện Tử-DSP-FPGA-chapter3 cu u du o Parallel Processing (cont’d) BM Điện Tử-DSP-FPGA-chapter3 Hoàng Trang 01/2013 26 13 CuuDuongThanCong.com https://fb.com/tailieudientucntt 2/22/2013 Hoàng Trang 01/2013 27 ng th an BM Điện Tử-DSP-FPGA-chapter3 co ng c om Example: A complete parallel processing system with block size (including serial-to-parallel and parallel-to-serial converters) (also see P.72, Fig 3.11) cu u du o Parallel Processing (cont’d) BM Điện Tử-DSP-FPGA-chapter3 Hoàng Trang 01/2013 28 14 CuuDuongThanCong.com https://fb.com/tailieudientucntt 2/22/2013 Hoàng Trang 01/2013 29 ng th an BM Điện Tử-DSP-FPGA-chapter3 co ng c om Parallel Processing (cont’d) cu u du o Parallel Processing (cont’d) BM Điện Tử-DSP-FPGA-chapter3 Hoàng Trang 01/2013 30 15 CuuDuongThanCong.com https://fb.com/tailieudientucntt 2/22/2013 Parallel Processing (cont’d) Hoàng Trang 01/2013 31 ng th an BM Điện Tử-DSP-FPGA-chapter3 co ng c om Example:Combined fine-grain pipelining and parallel processing for 3-tap FIR filter cu u du o Pipelining and Parallel Processing for Low Power BM Điện Tử-DSP-FPGA-chapter3 Hoàng Trang 01/2013 32 16 CuuDuongThanCong.com https://fb.com/tailieudientucntt 2/22/2013 Hoàng Trang 01/2013 33 th an BM Điện Tử-DSP-FPGA-chapter3 co ng c om Pipelining and Parallel Processing for Low Power (cont’d) cu u du o ng Pipelining and Parallel Processing for Low Power (cont’d) BM Điện Tử-DSP-FPGA-chapter3 Hoàng Trang 01/2013 34 17 CuuDuongThanCong.com https://fb.com/tailieudientucntt 2/22/2013 Hoàng Trang 01/2013 35 th an BM Điện Tử-DSP-FPGA-chapter3 co ng c om Pipelining and Parallel Processing for Low Power (cont’d) cu u du o ng Pipelining and Parallel Processing for Low Power (cont’d) BM Điện Tử-DSP-FPGA-chapter3 Hoàng Trang 01/2013 36 18 CuuDuongThanCong.com https://fb.com/tailieudientucntt 2/22/2013 Hoàng Trang 01/2013 37 th an BM Điện Tử-DSP-FPGA-chapter3 co ng c om Pipelining and Parallel Processing for Low Power (cont’d) cu u du o ng Pipelining and Parallel Processing for Low Power (cont’d) BM Điện Tử-DSP-FPGA-chapter3 Hoàng Trang 01/2013 38 19 CuuDuongThanCong.com https://fb.com/tailieudientucntt 2/22/2013 Pipelining and Parallel Processing for Low Power (cont’d) Hoàng Trang 01/2013 39 th an BM Điện Tử-DSP-FPGA-chapter3 co ng c om Figures for Example 3.4.2 • A 4-tap FIR filter • A 2-parallel filter • An area-efficient 2-parallel filter cu u du o ng Pipelining and Parallel Processing for Low Power (cont’d) BM Điện Tử-DSP-FPGA-chapter3 Hoàng Trang 01/2013 40 20 CuuDuongThanCong.com https://fb.com/tailieudientucntt 2/22/2013 Hoàng Trang 01/2013 41 th an BM Điện Tử-DSP-FPGA-chapter3 co ng c om Pipelining and Parallel Processing for Low Power (cont’d) cu u du o ng Pipelining and Parallel Processing for Low Power (cont’d) BM Điện Tử-DSP-FPGA-chapter3 Hoàng Trang 01/2013 42 21 CuuDuongThanCong.com https://fb.com/tailieudientucntt 2/22/2013 Hoàng Trang 01/2013 43 cu u du o ng th an BM Điện Tử-DSP-FPGA-chapter3 co ng c om END chapter 22 CuuDuongThanCong.com https://fb.com/tailieudientucntt ... Introduction BM Điện Tử -DSP -FPGA- chapter3 Hoàng Trang CuuDuongThanCong. com https://fb .com/ tailieudientucntt 2/22/2013 Hoàng Trang 01/2013 ng th an BM Điện Tử -DSP -FPGA- chapter3 co ng c om Introduction... How to ? BM Điện Tử -DSP -FPGA- chapter3 Hoàng Trang 01/2013 10 CuuDuongThanCong. com https://fb .com/ tailieudientucntt 2/22/2013 Hoàng Trang 01/2013 11 ng th an BM Điện Tử -DSP -FPGA- chapter3 co ng c... (cont’d) BM Điện Tử -DSP -FPGA- chapter3 Hoàng Trang 01/2013 12 CuuDuongThanCong. com https://fb .com/ tailieudientucntt 2/22/2013 Hoàng Trang 01/2013 13 ng th an BM Điện Tử -DSP -FPGA- chapter3 co ng c