CỔNG LOGIC GIAO TIẾP GIỮA các họ IC số

CHƯƠNG CỔNG LOGIC     CÁC KHÁI NIỆM LIÊN QUAN CỔNG LOGIC CƠ BẢN THÔNG SỐ KỸ THUẬT GIAO TIẾP GIỮA CÁC HỌ IC SỐ  CÁC KHÁI NIỆM LIÊN QUAN - Tín hiệu tương tự tín hiệu có biên độ liên tục theo thời gian, thường tượng tự nhiên sinh - Tín hiệu số tín hiệu có dạng xung gián đoạn thời gian biên độ có mức rõ rệt: mức cao mức thấp Chương 3: Cổng Logic  CÁC KHÁI NIỆM LIÊN QUAN - Mạch điện xử lý tín hiệu tương tự gọi mạch tương tự Mạch điện xử lý tín hiệu số gọi mạch số Ưu điểm mạch số so với mạch tương tự: - Dễ thiết kế, phân tích - Hoạt động theo chương trình lập sẵn - Ít bị ảnh hưởng nhiễu - Dễ chế tạo thành mạch tích hợp Chương 3: Cổng Logic Phân loại IC số dựa vào số cổng chip: - Số cổng < 10: SSI (Small Scale Integrated) - 10 < Số cổng < 100: MSI (Medium Scale Integrated) - 100 < Số cổng < 1000: LSI (Large Scale Integrated) - 1000 < Số cổng < 10000: VLSI (Very Large SI) - 10000 < Số cổng: ULSI (Ultra Large Scale Integrated) Biểu diễn trạng thái Logic Logic dương: - Điện cao → Logic - Điện thấp → Logic Logic âm ngược lại Chương 3: Cổng Logic  CỔNG LOGIC CƠ BẢN Cổng NOT Chương 3: Cổng Logic  CỔNG LOGIC CƠ BẢN Cổng AND A 0 1 B 1 Y = A.B 0 Chương 3: Cổng Logic  CỔNG LOGIC CƠ BẢN Giản đồ thời gian cổng AND Chương 3: Cổng Logic  CỔNG LOGIC CƠ BẢN Cổng OR A 0 1 B 1 Y=A+ B 1 Chương 3: Cổng Logic  CỔNG LOGIC CƠ BẢN Cổng BUFFER Cổng BUFFER: cổng đệm -Tín hiệu qua cổng khơng đổi dạng Cách dùng: -Sửa dạng tín hiệu -Đưa điện tín hiệu chuẩn mức logic -Nâng khả cấp dòng cho mạch Chương 3: Cổng Logic  CỔNG LOGIC CƠ BẢN Cổng NAND Chương 3: Cổng Logic 10  THÔNG SỐ KỸ THUẬT CỦA IC SỐ Các đại lượng điện đặc trưng - VCC: Điện nguồn - VIH(min): Điện ngã vào mức cao - VIL(max): Điện ngã vào mức thấp - VOH(min): Điện ngã mức cao - VOL(max): Điện ngã mức thấp - IIH: Dòng điện ngã vào mức cao - IIL: Dòng điện ngã vào mức cao - IOH: Dòng điện ngã mức cao - IOL: Dòng điện ngã mức thấp - ICCH, ICCL: Dòng điện qua IC, ngã mức cao, thấp Chương 3: Cổng Logic 15 Thời trễ truyền thời gian trễ tín hiệu logic truyền qua cổng Cơng suất tiêu tán PD(avg) = ICC(avg).VCC I CCH + I CCL I CC (avg) = Fan-Out số ngã vào lớn nối với ngã IC loại, khả chịu tải cổng logic Fan − Out H = I OH I IH I OL Fan − Out L = I IL (Unit Load) tPLH: thời trễ truyền từ thấp lên cao tPHL: thời trễ truyền từ cao xuống thấp Chương 3: Cổng Logic 16 Tích số cơng suất - vận tốc Dùng để đánh giá chất lượng IC, tích số cơng suất tiêu tán thời trễ truyền Tính miễn nhiễu tuỳ thuộc khả dung nạp hiệu nhiễu mạch, xác định lề nhiễu Lề nhiễu mức cao: VNH = VOH(min) – VIH(min) Lề nhiễu mức thấp: VNL = VOL(max) – VIL(max) Chương 3: Cổng Logic 17 Logic nhận dòng Logic cấp dòng Thể trao đổi dòng điện hai tầng thúc tầng tải Tính Schimitt Trigger Chương 3: Cổng Logic 18 Để cải thiện dạng tín hiệu ngã ra, tính miển nhiễu cao → chế tạo cổng có tính trễ điện thế, gọi cổng Schmitt Trigger Ký hiệu: Chương 3: Cổng Logic 19  HỌ TTL Cổng họ TTL Ngã totempole Không thể nối chung ngã cổng khác Chương 3: Cổng Logic 20 Ngã cực thu để hở - Cho phép nối ngã nhiều cổng khác - Phải mắc điện trở kéo lên sử dụng - Cho phép điện trở kéo lên mắc vào nguồn điện cao Ngã ba trạng thái Chương 3: Cổng Logic 21 Đặc tính loạt TTL Thơng số kỹ thuật 74 74L 74H 74S Thời trễ truyền (ns) CS tiêu tán (mW) Tích số CS-VT (pJ) Tần số Ck max (MHz) 10 90 35 10 33 33 20 23 138 50 10 20 60 125 20 9,5 19 45 20 1,7 13,6 200 40 1,2 4,8 70 20 18 100 33 2,4 0,4 2,0 0,8 2,4 0,4 2,0 0,7 2,4 0,4 2,0 0,8 2,7 0,5 2,0 0,8 2,7 0,5 2,0 0,8 2,5 0,5 2,0 0,8 2,5 0,4 2,0 0,8 2,5 0,5 2,0 0,8 Fan-Out Điện VOH(min) VOL(max) VIH(min) VIL(max) Chương 3: Cổng Logic 74LS 74AS 74ALS 74F 22  HỌ MOS Cổng NMOS Vin 0V (logic 0) T1 T2 RON = 100KΩ ROFF = 1010Ω +5V (logic 1) RON = 100KΩ RON = 1KΩ Chương 3: Cổng Logic Vout +5V (logic 1) 0,05V (logic 0) 23 Cổng CMOS Vin T1 T2 Vout VDD (logic 1) ROFF = 1010Ω RON = 1KΩ 0V (logic 0) 0V (logic 0) ROFF = 1010Ω VDD (logic 1) RON = 1KΩ Chương 3: Cổng Logic 24 Các cổng CMOS khác Chương 3: Cổng Logic 25 Đặc tính họ CMOS - Nguồn: VDD - Mức logic: 3V – 15V VOL(max) = 0V VOH(min) = VDD VIL(max) = 30%VDD VIH(min) = 70%VDD - Lề nhiễu: VNH = 30%VDD VNL = 30%VDD - Số Fan-Out: Các loạt CMOS 50UL - 4XXX, 14XXX - 74C: CMOS, có chức năng, sơ đồ chân với IC TTL - 74HC: High speed CMOS, cải tiến tốc độ giao hoán 74C - 74AC: Advance CMOS, cải tiến 74HC mặt nhiễu Chương 3: Cổng Logic 26  GIAO TIẾP GIỮA CÁC HỌ IC SỐ Điều kiện để thúc trực tiếp: - Dòng điện tầng thúc ≥ dòng điện vào tầng tải - Điện tầng thúc phù hợp với điện vào tầng tải Thông số VIH(min) VIL(max) VOH(min) VOL(max) IIH(max) IIL(max) IOH(max) IOL(max) CMOS (VDD = 5V) TTL 4000B 74HC 74HCT 74 74LS 74AS 74ALS 3,5V 1,5V 3,5V 1,0V 2,0V 0,8V 2,0V 0,8V 2,0V 0,8V 2,0V 0,8V 2,0V 0,8V 4,95V 0,05V 4,9V 0,1V 4,9V 0,1V 2,4V 0,4V 2,7V 0,5V 2,7V 0,5V 2,7V 0,4V 1µA 1µA 1µA 1µA 1µA 1µA 40µA 1,6mA 20µA 2mA 200µA 2mA 20µA 100µA 0,4mA 0,4mA 4mA 4mA 4mA 0,4mA 4mA3: Cổng16mA Chương Logic 0,4mA 8mA 2mA 20mA 0,4mA 8mA 27 TTL thúc CMOS - TTL thúc CMOS nguồn thấp (VDD = 5V): Mắc điện trở kéo lên ngã TTL để nâng điện TTL - TTL thúc 74HCT: Kết nối không cần điện trở kéo lên - TTL thúc CMOS nguồn cao (VDD = 10V): Dùng cổng đệm có ngã để hở dùng nguồn cao Chương 3: Cổng Logic 28 CMOS thúc TTL - CMOS thúc TTL trạng thái cao: Khơng có vấn đề - CMOS thúc TTL trạng thái thấp: Dùng cổng đệm loạt 4000B - CMOS nguồn cao thúc TTL: Dùng cổng đệm để hạ điện Chương 3: Cổng Logic 29 ... 3: Cổng Logic 10  CỔNG LOGIC CƠ BẢN Cổng NOR Chương 3: Cổng Logic 11  CỔNG LOGIC CƠ BẢN Cổng EX-OR Cổng EX-OR: Chương 3: Cổng Logic 12 Cổng BUFFER Cổng EX-OR Cổng NOR Cổng EX-NOR Cổng NAND Cổng. .. trạng thái Logic Logic dương: - Điện cao → Logic - Điện thấp → Logic Logic âm ngược lại Chương 3: Cổng Logic  CỔNG LOGIC CƠ BẢN Cổng NOT Chương 3: Cổng Logic  CỔNG LOGIC CƠ BẢN Cổng AND A 0... Chương 3: Cổng Logic  CỔNG LOGIC CƠ BẢN Giản đồ thời gian cổng AND Chương 3: Cổng Logic  CỔNG LOGIC CƠ BẢN Cổng OR A 0 1 B 1 Y=A+ B 1 Chương 3: Cổng Logic  CỔNG LOGIC CƠ BẢN Cổng BUFFER Cổng BUFFER: