4 dtvt phong phan hai phong 1803

TẠP CHÍ KHOA HỌC VÀ CƠNG NGHỆ, Trường Đại học Khoa học – Đại học Huế Tập 4, Số (2016) THIẾT KẾ VÀ MƠ HÌNH HỐ KHỐI GIAO TIẾP TRUYỀN THÔNG NỐI TIẾP ĐỒNG BỘ DÙNG TRONG VI ĐIỀU KHIỂN Phan Hải Phong*, Hoàng Lê Hà,Nguyễn Văn Ân, Hồ Đức Tâm Linh Khoa Điện tử - Viễn thông, Trường Đại học Khoa học – Đại học Huế *Email:phongph@husc.edu.vn TÓM TẮT Các dịng vi điều khiển hệ ln u cầu phải có giao thức truyền thơng phù hợp, cho phép vi điều khiển giao tiếp với thiết bị ngoại vi với tảng khác Serial Peripheral Interface( SPI) giao thức truyền thông nối tiếp đồng cho phép thiết bị kết nối với dễ dàng mà không yêu cầu nhiều tài nguyên hệ thống Bài báo tập trung vào việc nghiên cứu, thiết kế mơ hình hố khối điều khiển giao giao thức SPI để xây dựng khối giao tiếp cho hệ vi điều khiển thiết kế Các kết mô hoạt động mức logic khối giao tiếp trình bày cụ thể báo Từ khóa: SPI, vi điều khiển, vi xử lý MỞ ĐẦU Ngày nay, với phát triển công nghệ bán dẫn việc nghiên cứu phát triển hệ vi mạch tích hợp (Integrated Circuit - IC) phát triển tất yếu ngành công nghiệp điện tử đại Các vi mạch đời ngày có hiệu cao, chất lượng vượt trội giá thành giảm Với kích thước transistor thu nhỏ vi mạch tích hợp thêm nhiều tính đế silic đảm bảo tốc độ hoạt động cao kích thước nhỏ gọn Bên cạnh đó, phát triển hệ thống điện tử, tự động hoá, hệ thống nhúng đặt yêu cầu việc cần phải hệ vi điều khiển (Microcontroller Unit – MCU) có tốc độ hoạt động cao tích hợp thêm nhiều thiết bị ngoại vi Điều đặt cho lĩnh vực thiết kế vi mạch điện tử hướng nghiên cứu quan trọng, phát triển hệ vi điều khiển có tốc độ cao hơn, hoạt động ổn định đặc biệt phải tích hợp thêm nhiều tính tiên tiến Nghiên cứu, thiết kế chế tạo hệ vi điều khiển hướng nghiên cứu nhận nhiều ý khơng nhà nghiên cứu mà cịn có cơng ty thiết kế sản xuất vi mạch Các dịng vi điều khiển khơng nâng cao tốc độ, số bit xử lý song song dòng PIC16, PIC24, PIC32 Microchip [1][2], mà cịn phải tích hợp thêm nhiều khối chức đặc biệt khác dòng PSOC (Programmbale Systemon-Chip) Cypress [3] Bên cạnh đó, nghiên cứu khơng hướng tới việc tích hợp thêm nhiều tính đặc biệt cho vi điều khiển như: điều khiển fuzzy logic [4], tích hợp 23 Thiết kế, mơ hình hố mơ kiểm chứng khối giao tiếp truyền thông nối tiếp đồng - SPI giao tiếp không dây Radio-frequency identification (RFID) [5][6], mà nghiên cứu hướng đến việc thiết kế vi điều khiển với công nghệ để giảm thiểu lượng tiêu thụ [7][8][9] Các hệ MCU đời đồng thời đặt yêu cầu cần phải có phương thức giao tiếp tương ứng để hỗ trợ kết nối MCU với thiết bị ngoại vi khác Để xây dựng nên lõi vi điều khiển có khả ứng dụng cao khối giao tiếp truyền thơng cần phải tích hợp vào lõi vi xử lý (Central Processing Unit - CPU) nhằm giúp lõi giao tiếp với thiết bị ngoại vi thông dụng Hiện nay, hai phương thức truyền thông phổ biến áp dụng nhiều cho dịng MCU Inter-Integrated Circuit (I2C) Serial Peripheral Interface (SPI) Chuẩn giao tiếp I²C [10] giới thiệu lần vào năm 1982 với mục đích cung cấp phương thức thuận tiện phép kết nối CPU với vi mạch ngoại vi ti-vi Trước đây, phương pháp phổ biến để thực việc kết nối sử dụng bus địa liệu song song Nhưng với phát triển thiết bị ngoại vi số lượng thiết bị cần kết nối tăng lên, điều dẫn đến việc phải tăng thêm số lượng dây dẫn bus mạch in, cần thêm tín hiệu điều khiển khác Để tiết kiệm số lượng chân MCU, để đơn giản hoá việc thiết kế mạch in phịng thí nghiệm Philips (Eindhoven – Hà Lan) phát minh chuẩn giao tiếp I²C cho phép kết nối với thiết bị ngoại vi với hai đường tín hiệu tốc độ truyền thông đạt từ 100Kbps 3.4 Mbps (đối với ngoại vi yêu cầu tốc độ cao) SPI chuẩn truyền thông nối tiếp đồng Motorola phát triển lần giới thiệu vào năm 1979 (tích hợp vi điều khiển Motorola 68000) [11] Khác với chuẩn I2C, chuẩn giao tiếp SPI khơng có đặc tả xác mà đặc tả tham chiếu việc phát triển ứng dụng hoàn toàn phụ thuộc vào người thiết kế Chính mà người dùng hồn tồn thiết kế tuỳ biến chuẩn giao ý để đạt hiệu sử dụng cao Trong báo này, tập trung vào việc nghiên cứu chuẩn giao tiếp SPI, từ xây dựng mơ hình mơ hình hố khối điều khiển giao tiếp SPI ngơn ngữ mơ tả phần cứng VHDL Mơ hình khối giao tiếp sau mơ hình hố mô để kiểm tra hoạt động mức logic phần mềm Model Sim THIẾT KẾ VÀ MƠ HÌNH HĨA LÕI GIAO TIẾP NỐI TIẾP SPI 2.1 Chuẩn giao tiếp truyền thông nối tiếp đồng SPI Phương thức truyền thông SPI thực thông qua giao tiếp bốn đường tín hiệu 0[12] Các tín hiệu mơ tả cụ thể sau:  Tín hiệu xung nhịp (SCLK): Tín hiệu gửi từ thiết bị chủ (Master) đến tất thiết bị tớ (Slaver) Tất tín hiệu khác SPI phải đồng theo tín hiệu xung nhịp 24 TẠP CHÍ KHOA HỌC VÀ CƠNG NGHỆ, Trường Đại học Khoa học – Đại học Huế    Tập 4, Số (2016) Tín hiệu liệu nối tiếp từ thiết bị Master đến thiết bị Slaver - Master Out Slaver In (MOSI) Tín hiệu liệu nối tiếp từ thiết bị Slaver đến thiết bị chủ - Master In Slaver Out (MISO) Tín hiệu lựa chọn thiết bị Slaver SS\: tín hiệu sử dụng để chọn thiết bị Slaver kết nối với thiết bị Master Hình Mơ hình giao tiếp hai thiết bị theo chuẩn SPI Chuẩn SPI chuẩn giao tiếp nối tiếp đồng cho phép kết nối hai thiết bị theo mơ hình Master – Slaver (master – slave) Theo mơ hình này, thiết bị trung tâm (thiết bị Master) kết nối với nhiều thiết bị Slaver Có nhiều kỹ thuật khác để thiết bị Master bắt tay với thiết bị Slaver, nhiên phương thức phổ biến thiết bị Slaver có tín hiệu lựa chọn SS\ khác Các tín hiệu SCLK, MOSI MISO sử dụng chung để tiết kiệm tài nguyên Để bắt tay với thiết bị Slaver, thiết bị Master phát tín hiệu lựa chọn thiết bị cách đưa tín hiệu lựa chọn (SS\) tương ứng với thiết bị xuống mức thấp để báo hiệu thiết bị Slaver chọn Đồng thời kích hoạt tín hiệu xung nhịp để đồng thiết bị Master thiết bị Slaver Thiết bị Master tiến hành gửi liệu nối tiếp cho thiết bị Slaver đường tín hiệu MOSI nhận lại liệu đường tín hiệu MISO Hình Mơ hình giao tiếp Master - Slaver chuẩn giao tiếp SPI Chuẩn SPI có tổng cộng bốn chế độ hoạt động, phân biệt dựa hai thông số: CPOL (chỉ thị mức tín hiệu xung) CPHA (chỉ thị pha tín hiệu xung) Các thiết bị Master thiết bị Slaver phải sử dụng chung chế độ để giao tiếp xác Nếu CPOL có giá trị “khơng” tín hiệu SCLK thường mức thấp xung tính 25 Thiết kế, mơ hình hố mơ kiểm chứng khối giao tiếp truyền thông nối tiếp đồng - SPI cạnh lên tín hiệu Nếu CPOL có giá trị “một” tín hiệu SCLK thường mức cao xung khởi đầu tính cạnh xuống tín hiệu Nếu CPHA có giá trị “khơng”, bit liệu ghi lên bus thời điểm cạnh xuống xung SS\, đọc sườn xung SCLK Nếu CPHA có giá trị “một”, liệu ghi sườn xung SCLK đọc sườn thứ hai xung Giản đồ thời gian bốn chế độ hoạt động minh hoạ Hình Giản đồ xung bốn chế độ hoạt động giao thức SPI 2.2 Xây dựng mơ hình khối giao tiếp SPI Master (SPI Master - SPIm) Để thiết bị Master giao tiếp với thiết bị Slaver qua giao thức SPI, khối điều khiển truyền thông SPI Master phải xây dựng để điều khiển q trình truyền thơng Khối có nhiệm vụ nhận u cầu truyền thơng liệu cần gửi dạng song song từ thiết bị Master Khối SPIm xác định chế độ truyền thực việc bắt tay điều khiển q trình truyền thơng với thiết bị tớ Dữ liệu từ thiết bị Slaver gửi khối chuyển từ dạng nối tiếp thành song song chuyển lại cho thiết bị Master Để giao tiếp với thiết bị Master cách thuận tiện nhất, mơ hình khối SPIm, chúng tơi đưa tín hiệu bắt tay tín hiệu liệu mơ tả Hình Tín hiệu vào khối SPI Master (SPIm) Chức mơ tả cụ thể tín hiệu khối 26 TẠP CHÍ KHOA HỌC VÀ CƠNG NGHỆ, Trường Đại học Khoa học – Đại học Huế Tập 4, Số (2016) Bảng Mơ tả tín hiệu khối SPIm clock reset_n Độ rộng bit 1 Chế độ vào/ra in in enable in cpol cpha cont 1 in in in clk_div 32 in addr 32 in tx_data miso sclk ss_n mosi busy rx_data n 1 K 1 n in in buffer buffer out out out Tín hiệu Mơ tả chức Xung nhịp hệ thống Tín hiệu reset khơng đồng bộ, kích hoạt mức thấp Mức cao “H”: chốt thiết lập, địa chỉ, liệu để sẵn sàng cho q trình truyền Mức thấp “L”: khơng có q trình truyền yêu cầu Thiết lập thông số CPOL Thiết lập thông số CPHA Cờ báo chế độ liên tục Thiết lập tốc độ truyền Giá trị đưa vào số chu kỳ xung nhịp chia cho ½ chu kỳ SCKL Địa thiết bị tớ Các thiết bị Slaver đánh địa giá trị Dữ liệu cần truyền Tín hiệu truyền liệu nối tiếp MISO Xung nhịp đồng cho SPI Tín hiệu lựa chọn thiết bị tớ Tín hiệu nhận liệu nối tiếp MOSI Tín hiệu báo liệu sẵn sàng hay chưa Dữ liệu nhận Hoạt động khối SPIm mô tả máy trạng thái với hai trạng thái là: ready execute (0) Khi có tín hiệu reset_n hệ thống, khối SPIm chuyển vào trạng thái ready để chờ trình truyền Trong trạng thái này, tín hiệu lựa chọn thiết bị Slaver SS\ chuyển lên mức cao để không thiết bị Slaver chọn Tín hiệu MOSI treo trạng thái có trở kháng cao (mức Z) Khi tín hiệu enable có giá trị “1”, báo hiệu chuẩn bị trình truyền Khối SPIm thực việc chốt địa chỉ, chuyển liệu nhận từ thiết bị Master vào nhớ đệm, gửi tín hiệu báo hiệu đến thiết bị tớ Sau đó, trạng thái ready chuyển thành trạng thái execute để thực việc truyền liệu với thiết bị tớ Hình Mơ hình máy trạng thái để thực q trình truyền thơng SPIm Đoạn mã VHDL để mơ tả thực thể khối SPIm trình bày bên 27 Thiết kế, mơ hình hố mô kiểm chứng khối giao tiếp truyền thông nối tiếp đồng - SPI ENTITY spi_master IS GENERIC( slaves : INTEGER := 4; d_width : INTEGER := 2); PORT( clock : IN STD_LOGIC; reset_n : IN STD_LOGIC; enable : IN STD_LOGIC; cpol : IN STD_LOGIC; cpha : IN STD_LOGIC; cont : IN STD_LOGIC; clk_div : IN INTEGER; addr : IN INTEGER; tx_data : IN STD_LOGIC_VECTOR(d_width-1 DOWNTO 0); miso : IN STD_LOGIC; sclk : BUFFER STD_LOGIC; ss_n : BUFFER STD_LOGIC_VECTOR(slaves-1 DOWNTO 0); mosi : OUT STD_LOGIC; busy : OUT STD_LOGIC; rx_data : OUT STD_LOGIC_VECTOR(d_width-1 DOWNTO 0)); END spi_master; 2.3 Xây dựng mơ hình khối giao tiếp SPI Slaver (SPI Slaver - SPIs) Với thiết bị tớ, khối điều khiển giao tiếp SPI Slaver - SPIs cần phải xây dựng để thực trình bắt tay với thiết bị Master, đảm nhận việc giao tiếp liệu với thiết bị tớ Khối SPIs thực việc bắt tay với thiết bị Master lựa chọn giao tiếp Khối đảm nhận việc nhận liệu nối tiếp từ thiết bị Master, chuyển liệu thành song song gửi cho thiết bị tớ Đồng thời, khối SPIs đọc liệu dạng song song từ thiết bị Slaver để chuyển thành liệu nối tiếp gửi cho thiết bị chủ có yêu cầu đọc liệu Để bắt tay giao tiếp với thiết bị tớ, tín hiệu khối SPIs đề xuất theo mơ hình Hình Tín hiệu vào khối SPI Slaver (SPIs) Chức mơ tả cụ thể tín hiệu khối SPIs trình bày 28 TẠP CHÍ KHOA HỌC VÀ CƠNG NGHỆ, Trường Đại học Khoa học – Đại học Huế Tập 4, Số (2016) Bảng Mơ tả tín hiệu khối SPIs Tín hiệu Độ rộng bit 1 1 Chế độ vào/ra in in out in out reset_n tx_load_en 1 in in tx_load_data rx_req rx_data trdy n n in in out buffer rrdy buffer roe buffer st_load_en st_load_trdy st_load_rrdy st_load_roe 1 1 in in in in sclk mosi miso ss_n busy Mô tả Xung nhịp cho SPI Đường liệu nối tiếp MOSI Đường liệu nối tiếp MISO Tín hiệu lựa chọn thiết bị tớ, kích hoạt mức thấp Tín hiệu báo bận: có giá trị ‘1’ truyền liệu với thiết bị chủ, có giá trị ‘0’ sẵn sàng giao tiếp với thiết bị tớ Tín hiệu khởi động lại hệ thống, kích hoạt mức thấp Tín hiệu chốt liệu cần truyền vào ghi đệm truyền Dữ liệu từ thiết bị tớ, gửi đến ghi đệm truyền Yêu cầu gói liệu nhận cuối từ thiết bị chủ Dữ liệu cuối nhận từ thiết bị chủ Tín hiệu báo sẵn sàng truyền Có giá trị ‘1’ khối SPIs đưa liệu vào ghi đệm truyền chưa truyền Tín hiệu báo sẵn sàng nhận Có giá trị ‘1’ SPIs nhận đủ liệu từ thiết bị chủ thiết bị Slaver chưa yêu cầu nhận Tín hiệu báo lỗi nhận tràn Có giá trị ‘1’ có thêm liệu từ thiết bị chủ truyền đến, liệu cũ chưa nhận xong thiết bị tớ Tín hiệu báo kích hoạt chốt trạng thái Tín hiệu báo giá trị trdy chốt Tín hiệu báo giá trị rrdy chốt Tín hiệu báo giá trị roe chốt KẾT QUẢ MÔ PHỎNG VÀ NHẬN XÉT Để đánh giá hoạt động khối SPIm SPIs mức logic sau mơ hình hố ngơn ngữ VHDL, chúng tơi sử dụng phần mềm mô ModelSim phiên 6.5 để mô kiểm chứng hoạt động khối Một chương trình đánh giá (testbench) xây dựng để tạo tín hiệu điều khiển liệu tương tự thiết bị chủ thiết bị Slaver gắn với khối SPIm SPIs Chương trình tạo liệu ngẫu nhiên để gửi nhận hai thiết bị Bằng cách quan sát giản đồ xung q trình mơ phỏng, đánh giá hoạt động khối thiết kế có với yêu cầu đặt hay không Đối với mô cho khối SPIm, thử mô truyền khối liệu bit với giá trị “1101” (được đánh dấu 0) Thiết lập khối SPIm hoạt động chế độ “00” kiểu truyền không liên tục (cont = ‘0’) Sau thiết lập giá trị cho tín hiệu điều khiển 29 ... minh chuẩn giao tiếp I²C cho phép kết nối với thiết bị ngoại vi với hai đường tín hiệu tốc độ truyền thông đạt từ 100Kbps 3 .4 Mbps (đối với ngoại vi yêu cầu tốc độ cao) SPI chuẩn truyền thông... Tất tín hiệu khác SPI phải đồng theo tín hiệu xung nhịp 24 TẠP CHÍ KHOA HỌC VÀ CƠNG NGHỆ, Trường Đại học Khoa học – Đại học Huế    Tập 4, Số (2016) Tín hiệu liệu nối tiếp từ thiết bị Master... Slaver kết nối với thiết bị Master Hình Mơ hình giao tiếp hai thiết bị theo chuẩn SPI Chuẩn SPI chuẩn giao tiếp nối tiếp đồng cho phép kết nối hai thiết bị theo mô hình Master – Slaver (master – slave)