BÁO cáo THÍ NGHIỆM kỹ THUẬT số LAB 2 THỰC HIỆN các IC cơ bản TRÊN FPGA

Lab 3: Thiết kế hệ tổ hợp – Thiết kế hệ ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA ĐIỆN- ĐIỆN TỬ BÁO CÁO THÍ NGHIỆM KỸ THUẬT SỐ LAB 2: THỰC HIỆN CÁC IC CƠ BẢN TRÊN FPGA AN01, GVHD: Phan Võ Kim Anh TpHCM, 10/2022 Electronics Department Ho Chi Minh City University of Technology, Vietnam Lab 3: Thiết kế hệ tổ hợp – Thiết kế hệ HỌ VÀ TÊN Lê Quốc Bình Lê Duy DANH SÁCH THÀNH VIÊN: MSSV 2110816 2111987 B.HƯỚNG DẪN THÍ NGHIỆM: I MỤC TIÊU  Sử dụng vi mạch cộng để thực phép toán cộng/trừ số nhị phân  Thiết kế hệ tổng quát II CHUẨN BỊ  Sinh viên thực PreLab3 nhà nộp kết PreLab3 trước vào lớp Nếu không thực PreLab, sinh viên khơng tham gia thí nghiệm xem vắng buổi học hơm III HƯỚNG DẪN THÍ NGHIỆM: THÍ NGHIỆM Mục tiêu: Sử dụng cổng logic để thiết kế mạch tổ hợp Yêu cầu: Thiết kế mạch cộng toàn phần Full Adder Thiết bị: - IC 74LS08, 74LS32, 74LS86 - LEDs, điện trở, DIP switch, dây nối - Breadboard, nguồn 5V DC Sơ đồ thiết kế:  Sơ đồ mạch: Electronics Department Ho Chi Minh City University of Technology, Vietnam Lab 3: Thiết kế hệ tổ hợp – Thiết kế hệ  Sơ đồ kết nối IC: Electronics Department Ho Chi Minh City University of Technology, Vietnam Lab 3: Thiết kế hệ tổ hợp – Thiết kế hệ Kết thí nghiệm:  Thay đổi tín hiệu ngõ vào ghi nhận giá trị ngõ vào bảng 3.3: INPUTS 0 0 1 1 A 0 1 0 1 B OUTPUTS Ci S 0 1 1 1 0 1 Bảng 3.3 0 1 1 Co THÍ NGHIỆM Mục tiêu: Sử dụng IC cộng 74LS283 để thiết kế mạch cộng/trừ hai số nhị phân Yêu cầu: Thiết kế mạch có ngõ vào S (1bit), A (4bit) B (4bit) thực chức năng: - Khi S = 0, mạch thực A + B - Khi S = 1, mạch thực A – B Thiết bị: - IC 74LS283, 74LS86 Electronics Department Ho Chi Minh City University of Technology, Vietnam Lab 3: Thiết kế hệ tổ hợp – Thiết kế hệ - LEDs, điện trở, DIP switch, dây nối - Breadboard, nguồn 5V DC Sơ đồ thiết kế:  Sơ đồ mạch:  Sơ đồ kết nối IC: Electronics Department Ho Chi Minh City University of Technology, Vietnam Lab 3: Thiết kế hệ tổ hợp – Thiết kế hệ Kết thí nghiệm: Electronics Department Ho Chi Minh City University of Technology, Vietnam Lab 3: Thiết kế hệ tổ hợp – Thiết kế hệ  Thay đổi tín hiệu ngõ vào ghi nhận giá trị ngõ vào bảng 3.4: S 0 0 0 0 0 0 1 1 1 1 1 1 A (base 10) 10 14 12 13 15 10 14 12 13 15 Số A Số B A4 A3 A2 A1 B4 B3 B2 B1 1 1 1 1 1 1 0 0 1 0 1 0 1 1 1 1 1 0 0 1 0 0 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 1 0 1 0 1 1 1 1 1 0 0 1 0 0 0 0 0 1 0 1 1 1 1 0 1 1 Bảng 3.4 Ngõ B (base 10) 11 10 13 15 11 10 13 15 Cout S4 S3 S2 S1 (base 10) 1 21 1 0 24 0 0 16 0 0 1 26 1 1 15 1 10 0 1 0 1 0 21 1 0 24 1 21 1 0 24 0 0 16 0 0 1 26 1 1 15 1 10 0 1 0 1 21 1 0 24 Electronics Department Ho Chi Minh City University of Technology, Vietnam Lab 3: Thiết kế hệ tổ hợp – Thiết kế hệ THÍ NGHIỆM Mục tiêu: Kiểm chứng hoạt động D Flipflop – IC 74LS74 Yêu cầu: Khảo sát hoạt động D Flipflop – IC 74LS74: thay đổi giá trị ngõ vào D, Preset, Clear, Clock ghi nhận giá trị ngõ Flipflop Thiết bị: - IC 74LS74 - LEDs, điện trở, DIP switch, dây nối - Breadboard, nguồn 5V DC Sơ đồ thiết kế:  Sơ đồ mạch:  Sơ đồ kết nối IC: Electronics Department Ho Chi Minh City University of Technology, Vietnam Lab 3: Thiết kế hệ tổ hợp – Thiết kế hệ Kết thí nghiệm:  Lần lượt thay đổi giá trị Preset, Clear, D Clock, ghi nhận giá trị ngõ DFF điền vào bảng 3.5: Lưu ý:  Ngõ thay đổi có cạnh lên xung clock Cạnh lên tạo công tắc chuyển từ mức sang mức  Ngõ vào D phải thiết lập trước xuất cạnh lên xung clock ASYNCHRONOUS INPUTS SYNCHRONOUS INPUTS PRESET CLEAR D CLK 1 1 1 1 0 1 1 1 1 X X X 1 1 X X X 0 1 ↓ ↓ ↑ ↑ OUTPUTS Q Q’ COMMENT Bảng 3.5 THÍ NGHIỆM Mục tiêu: Sử dụng D Flipflop – IC 74LS74 để thiết kế mạch đếm nối tiếp Yêu cầu: Thiết kế mạch đếm lên từ  sử dụng D-FF, kết thể lên LED đơn Thiết bị: - IC 74LS74 - LEDs, điện trở, DIP switch, dây nối - Breadboard, nguồn 5V DC, máy phát sóng Electronics Department Ho Chi Minh City University of Technology, Vietnam Lab 3: Thiết kế hệ tổ hợp – Thiết kế hệ Sơ đồ thiết kế:  Sơ đồ mạch:  Sơ đồ kết nối IC: Electronics Department Ho Chi Minh City University of Technology, Vietnam 10 Lab 3: Thiết kế hệ tổ hợp – Thiết kế hệ Kết thí nghiệm:  Cấp tín hiệu Preset = 1, Clear = 0, ghi nhận kết ngõ ra:  Cấp tín hiệu Preset = 0, Clear = 1, ghi nhận kết ngõ ra: Electronics Department Ho Chi Minh City University of Technology, Vietnam 11 Lab 3: Thiết kế hệ tổ hợp – Thiết kế hệ  Cấp tín hiệu Preset = Clear = Sử dụng máy phát sóng, tạo tín hiệu xung vng tuần hồn có tần số f =1 KHz, biên độ điện áp Vpp = 5V, V offset = 2.5V; dùng xung làm xung clock cho mạch đếm Quan sát ngõ mạch đếm nhận xét THÍ NGHIỆM Mục tiêu: Thiết kế hệ tổng quát Yêu cầu: Thiết kế hệ có giản đồ trạng thái hình 3.5: Thiết bị: - IC 74LS74, 74LS08, 74LS32 - LEDs, điện trở, DIP switch, dây nối - Breadboard, nguồn 5V DC, máy phát sóng  Sơ đồ kết nối IC: Sơ đồ thiết kế:  Sơ đồ mạch: Electronics Department Ho Chi Minh City University of Technology, Vietnam 12 Lab 3: Thiết kế hệ tổ hợp – Thiết kế hệ Hình 3.5 Electronics Department Ho Chi Minh City University of Technology, Vietnam 13 Lab 3: Thiết kế hệ tổ hợp – Thiết kế hệ GND GND +5V Kết thí nghiệm:  Reset máy trạng thái để hệ bắt đầu hoạt động từ trạng thái A Sử dụng máy phát sóng, tạo tín hiệu xung vng tuần hồn có tần số f =1 KHz, biên độ điện áp Vpp = 5V, Voffset = 2.5V; dùng xung làm xung clock cho mạch  Thay đổi giá trị ngõ vào ghi nhận vào bảng sau Input State 1 0 A So sánh kết ghi nhận với giản đồ xung Electronics Department Ho Chi Minh City University of Technology, Vietnam 14 10 12 11 13 14 10 11 12 13 14 10 11 12 13 +5V ... 15 11 10 13 15 Cout S4 S3 S2 S1 (base 10) 1 21 1 0 24 0 0 16 0 0 1 26 1 1 15 1 10 0 1 0 1 0 21 1 0 24 1 21 1 0 24 0 0 16 0 0 1 26 1 1 15 1 10 0 1 0 1 21 1 0 24 Electronics Department Ho Chi Minh... phép toán cộng/trừ số nhị phân  Thiết kế hệ tổng quát II CHUẨN BỊ  Sinh viên thực PreLab3 nhà nộp kết PreLab3 trước vào lớp Nếu không thực PreLab, sinh viên không tham gia thí nghiệm xem vắng... Vietnam Lab 3: Thiết kế hệ tổ hợp – Thiết kế hệ  Thay đổi tín hiệu ngõ vào ghi nhận giá trị ngõ vào bảng 3.4: S 0 0 0 0 0 0 1 1 1 1 1 1 A (base 10) 10 14 12 13 15 10 14 12 13 15 Số A Số B A4 A3 A2