Thiết kế mạch số dùng HDL-Chương 2: Thiết kế mạch luận lý tổ hợp docx

2009 dce Thiếtkế mạch số dùng HDL Thiết kế mạch số dùng HDL Chương 2: Thiết kế mạch luận lý tổ hợp 0 09 Nội dung chính n g 2 0 •Luận lý tổ hợp và đại số Boole • Qui tắctốigiản đạisố Boole eeri n • Qui tắc tối giản đại số Boole •Biểu diễn mạch luận lý tổ hợp ể E ngin • Đơn giản hóa bi ể u thức Boole • Glitch và Hazard ter E •Các khối cơ bản cho thiết kế luận lý o mpuC o ©2009, Pham Quoc Cuong 2 Advanced Digital Design with the Verilog HDL – cha p ter 2 0 09 Nội dung chính n g 2 0 •Luận lý tổ hợp và đại số Boole • Qui tắctốigiản đạisố Boole eeri n • Qui tắc tối giản đại số Boole •Biểu diễn mạch luận lý tổ hợp ể E ngin • Đơn giản hóa bi ể u thức Boole • Glitch và Hazard ter E •Các khối cơ bản cho thiết kế luận lý o mpuC o ©2009, Pham Quoc Cuong 3 Advanced Digital Design with the Verilog HDL – cha p ter 2 0 09 Mạch tổ hợp – mạch tuần tự n g 2 0 • Combinational circuit  Trạng thái ngõ ra của Cbiti l y1 b a eeri n mạch tại thời điểm t chỉ phụ thuộc vào trạng thái ngõ vào tạithời điểm t C om bi na ti ona l Logic c d y2 y3 E ngin ngõ vào tại thời điểm t • Sequential circuit  Trạng thái ngõ ra phụ a ter E Trạng thái ngõ ra phụ thuộc vào “lịch sử” ngõ ra và ngõ vào hiện tai Sequential Circuit y1 b c a y2 o mpu Circuit y3 C o ©2009, Pham Quoc Cuong 4 Advanced Digital Design with the Verilog HDL – cha p ter 2 0 09 Điện áp nguồn n g 2 0 • GND = 0V • Năm 1980 V =5V eeri n • Năm 1980 V DD = 5V •V DD ngày càng giảm trong các bộ xử lý hiện đại E ngin đại  V DD cao làm hư các Transistor ấ ế ter E  V DD th ấ p ti ế t kiệm năng lượng •V DD = 3.3, 2.5, 1.8, 1.5, 1.2, 1.0,… o mpuC o ©2009, Pham Quoc Cuong 5 Advanced Digital Design with the Verilog HDL – cha p ter 2 0 09 Transistor n g 2 0 • nMos eeri n E ngin • pMos ter E o mpuC o ©2009, Pham Quoc Cuong 6 Advanced Digital Design with the Verilog HDL – cha p ter 2 0 09 Công nghệ CMOS nMos n g 2 0 • Complementary metal- oxide semiconductor nMos Pull-up network It eeri n • Output của các cổng CMOS luôn là 0 hoặc 1 pMos Output I npu t E ngin pMos Pull-down network ter E o mpu In ert gate NAND gate C o ©2009, Pham Quoc Cuong 7 Advanced Digital Design with the Verilog HDL – cha p ter 2 In v ert gate NAND gate NOR gate 0 09 Song song và nối tiếp n g 2 0 • nMOS: 1 = ON • p M OS : 0 = O N • Nối tiếp (Series): cả hai transistor phải đóng (ON) eeri n pOS0 O • Song song (Parallel): một trong 2 transistor đóng E ngin a a g1 g2 0 0 a 0 1 a 1 0 a 1 1 a a g1 g2 0 0 a 0 a 1 a 1 101 ter E (a) b b 0 b 1 b 0 b 1 OFF OFF OFF ON a a a a (c) b b OFF ON ON ON b b b o mpu a b a g1 g2 0 0 a 0 1 a 1 0 a 1 1 a b 0 0 a b 0 a b 1 a b 1101 a b g1 g2 C o ©2009, Pham Quoc Cuong 8 Advanced Digital Design with the Verilog HDL – cha p ter 2 (b) b bbbb ON OFF OFF OFF (d) ON ON ON OFF b b b b 0 09 Quy tắc “Conduction Complement” n g 2 0 •Các cổng CMOS luôn sinh ra giá trị 1/0 •Ví dụ : NAND eeri n dụ  Nối tiếp ở nMOS: Y=0 khi và chỉ khi cả hai ngõ nhập là 1  Và Y=1 khi có một ngõ nhập là 0 E ngin  Mắc song song các transistor pMOS ắ A B Y ter E •Quy t ắ c “Conduction Complements”  Mạng kéo lên (pull-up) là “đối nghịch” với mạng kéo xuống (pull down) B o mpu (pull - down)  Song song → Nối tiếp, Nối tiếp → Song song C o ©2009, Pham Quoc Cuong 9 Advanced Digital Design with the Verilog HDL – cha p ter 2 0 09 CMOS Inverter n g 2 0 eeri n AY 0 V DD E ngin 1 A Y ter E A Y o mpu GND AY C o ©2009, Pham Quoc Cuong 10 Advanced Digital Design with the Verilog HDL – cha p ter 2 [...]... Shannon hàm f theo phần phụ đại số của biến xi f = xi.fxi + xi’.fxi’ = (xi + fxi’)(xi’ + fxi) f • Vi phân của một hàm boole  fx  fx ' xi Advanced Digital Design with the Verilog HDL – chapter 2 i i ©2009, Pham Quoc Cuong 35 Co omputer Engineerin 20 E ng 009 Nội dung chính • • • • • • Luận lý tổ hợp và đại số Boole Qui tắc tối giản đại số Boole Biểu diễn mạch luận lý tổ hợp Đơn giản hóa biểu thức Boole... • Luận lý tổ hợp và đại số Boole Qui tắc tối giản đại số Boole Biểu diễn mạch luận lý tổ hợp Đơn giản hóa biểu thức Boole ể Glitch và Hazard Các khối cơ bản cho thiết kế luận lý Advanced Digital Design with the Verilog HDL – chapter 2 ©2009, Pham Quoc Cuong 33 Co omputer Engineerin 20 E ng 009 Các qui tắc tối giản đại số Boole Tổng các tích ab+ab’ = a a+ab = a ab’+b = a+b a+a’b = a+b (a+b)(a’+c) = ac... Định lý De-Morgan a’ b’ a’ b’ a’.b’ (a.b)’ a+b ( (a+b)’ ) a’+b’ (a+b+c+…)’ = a’b’c’… Phủ định của một tổng bằng tích các phủ định (abc…)’ = a’+b’+c’+… Phủ định của một tích bằng tổng các phủ định ằ ổ Advanced Digital Design with the Verilog HDL – chapter 2 ©2009, Pham Quoc Cuong 32 Co omputer Engineerin 20 E ng 009 Nội dung chính • • • • • • Luận lý tổ hợp và đại số Boole Qui tắc tối giản đại số. .. trị hàm Advanced Digital Design with the Verilog HDL – chapter 2 ©2009, Pham Quoc Cuong 30 Co omputer Engineerin 20 E ng 009 Đại số Boole – Tính chất Tính chất ấ Tổng các tích ổ Tích các tổng ổ a+0=a a1 = a a+1=1 a0 = 0 a+b=b+a ab = ba Kết hợp với 0, 1 ế Giao hoán Kết hợp Phân phối a+b+c = (a+b)+c abc = (ab)c = = a+(b+c) +(b+ ) a(bc) (b ) a(b+c) = ab+ac a+bc = (a+b)(a+c) a+a=a aa = a ( ) (a’)’ =... tạo transistor của cổng NAND 4 ngõ vào (4-inputs NAND gate) Advanced Digital Design with the Verilog HDL – chapter 2 ©2009, Pham Quoc Cuong 21 Co omputer Engineerin 20 E ng 009 Các cổng kết hợp (compound) • Các cổng kết hợp (Compound gates) có thể biểu diễn bất kỳ hàm đảo (not) nào bất kỳ Advanced Digital Design with the Verilog HDL – chapter 2 ©2009, Pham Quoc Cuong 22 Co omputer Engineerin 20 E ng 009... Pham Quoc Cuong 29 Co omputer Engineerin 20 E ng 009 Đại số Boole – Định nghĩa (3) • On_Set của một hàm Boole là tập hợp các đỉnh mà tại đó hàm khẳng định (đúng) On_Set = {x:x Bn and f(x) = 1} • Off Set của một hàm Boole là tập hợp các Off_Set đỉnh mà tại đó hàm không khẳng định (sai) Off_Set = {x:x Bn and f(x) = 0} • Don’t_care_Set là tập hợp các đỉnh mà tại đó không quan tâm đến giá trị hàm Advanced... Verilog HDL – chapter 2 Tích các tổng (a+b)(a+b’) = a ( ) a(a+b) = a (a+b’)b = ab (a’+b)a = ab ab+a’c = (a+c)(a’+b) ( (a+b)(b+c)(a’+c) = )( )( ) (a+b)(a’+c) ©2009, Pham Quoc Cuong 34 Co omputer Engineerin 20 E ng 009 Phần phụ đại số của hàm Boole (co-factor) • Một hàm boole f(x1, x2, x3,…,xn) có phần phụ đại số với biến xi là fxi = f(x1, x2, x3,…xi, 1, xi+1,…,xn) • Phần ph đại số với biến xi’ là phụ ới fxi’... HDL – chapter 2 ©2009, Pham Quoc Cuong 19 Co omputer Engineerin 20 E ng 009 Thiết kế cổng CMOS • Ví dụ:  Bằng công nghệ CMOS hãy vẽ cấu tạo transistor của cổng NOR 4 ngõ vào (4-inputs NOR gate) A B C D Y Advanced Digital Design with the Verilog HDL – chapter 2 ©2009, Pham Quoc Cuong 20 Co omputer Engineerin 20 E ng 009 Thiết kế cổng CMOS • Ví dụ (sinh viên tự làm):  Bằng công nghệ CMOS hãy vẽ cấu tạo... ng 009 Nội dung chính • • • • • • Luận lý tổ hợp và đại số Boole Qui tắc tối giản đại số Boole Biểu diễn mạch luận lý tổ hợp Đơn giản hóa biểu thức Boole ể Glitch và Hazard Các khối cơ bản cho thiết kế luận lý Advanced Digital Design with the Verilog HDL – chapter 2 ©2009, Pham Quoc Cuong 36 ... C ©2009, Pham Quoc Cuong 27 Co omputer Engineerin 20 E ng 009 Đại số Boole – Định nghĩa (1) • Đại số Boole gồm một tập giá trị B = {0, 1} và hai phép toán “+” và “” + • Mỗi biến Boole nhận một trong hai giá trị 0 hoặc 1 • Mỗi biế Boole a có phần biến B l ó hầ bù kí hiệu a’ • Một không g ộ g gian nhiều chiều được bao phủ bởi một tập hợp n biến Boole được biểu diễn bằng Bn g • Mỗi điểm trong không gian . 2009 dce Thiếtkế mạch số dùng HDL Thiết kế mạch số dùng HDL Chương 2: Thiết kế mạch luận lý tổ hợp 0 09 Nội dung chính n g 2 0 Luận lý tổ hợp và. 2 0 Luận lý tổ hợp và đại số Boole • Qui tắctốigiản đạisố Boole eeri n • Qui tắc tối giản đại số Boole •Biểu diễn mạch luận lý tổ hợp ể E ngin •