2012 dce Khoa KH & KTMT ©2012, CE Department Khoa KH & KTMT Bộ môn Kỹ Thuật Máy Tính 2012 dce Tài liệu tham khảo • “Digital Systems, Principles and Applications”, 8 th /5 th Edition, R.J. Tocci, Prentice Hall • “Digital Logic Design Principles”, N. Balabanian & B. Carlson – John Wiley & ©2012, CE Department Balabanian & B. Carlson – John Wiley & Sons Inc., 2004 2 2012 dce Các mạch luận lý Các mạch luận lý tổ hợp ©2012, CE Department 2012 dce Mục tiêu • Biểu thức logic dạng chuẩn SoP, PoS • Đơn giản biểu thức dạng chuẩn SoP • Sử dụng đại số Boolean và bìa Karnaugh để đơn giản biểu thức logic và thiết kế mạch tổ hợp • Mạch tạo parity và mạch kiểm tra parity • Mạch enable/disable • Các đặc tính cơ bản của IC số ©2012, CE Department 4 2012 dce Mạch tổ hợp • Mức logic ngõ xuất phụ thuộc việc tổ hợp các mức logic của ngõ nhập hiện tại. • Mạch tổ hợp không có bộ nhớ nên giá trị ngõ xuất phụ thuộc vào giá trị ngõ nhập hiện tại. ©2012, CE Department 5 A B C Y 1 2 3 1 2 3 1 2 3 12 2012 dce Các dạng chuẩn (Standard form) • Tổng của các tích (Sum of products - SoP) – Mỗi biểu thức dạng SoP bao gồm các biểu thức AND được OR lại với nhau. – Ví dụ: ABC + A’BC’ AB + A’BC’ + C’D’ + D • Tích của các tổng (Product of Sums - PoS) – Mỗi biểu thức dạng PoS bao gồm các biểu thức OR được AND lại với nhau. – Ví dụ: (A + B’ + C)(A + C) (A + B’)(C’ + D)F ©2012, CE Department 6 2012 dce Đơn giản mạch tổ hợp • Biến đổi các biểu thức logic thành dạng đơn giản hơn để khi xây dựng mạch ta cần ít cổng logic và các kết nối hơn. ©2012, CE Department 7 2012 dce Các phương pháp đơn giản mạch tổ hợp • Phương pháp đại số • Bìa Karnaugh (K-map) ©2012, CE Department 8 2012 dce Phương pháp đại số • Sử dụng các định lý trong đại số Boole để đơn giản các biểu thức của mạch logic. • Chuyển sang dạng SOP (DeMorgan và phân phối). • Rút gọn bằng cách tìm các nhân tố chung. ©2012, CE Department 9 2012 dce • Đơn giản biểu thức sau – Z1 = – Z2 = )( CABAABC + Ví dụ ABCCBACBA ++ – Z3 = – Z4 = ©2010, CE Department CBADCBABDACA ++)( DDBABA ))(( +++ [...]... u ngang, các ô c nh nhau ch khác nhau m t bi n ©2 012 , CE Department 16 dce 2 012 Bìa Karnaugh (K-map) • B ng s th t • Bi u th c logic • Bìa Karnaugh ©2 012 , CE Department 17 dce 2 012 Bìa Karnaugh (K-map) ©2 012 , CE Department 18 dce 2 012 Bìa Karnaugh (K-map) ©2 012 , CE Department 19 dce 2 012 Bìa Karnaugh (K-map) ©2 012 , CE Department 20 dce 2 012 Bìa Karnaugh (K-map) ©2 012 , CE Department 21 dce 2 012 Bìa Karnaugh... nhau ©2 012 , CE Department 31 dce 2 012 Khoanh vòng 8 ô k nhau ©2 012 , CE Department 32 dce 2 012 Quá trình đơn gi n hóa • Xây d ng b ng K-map và đ t 1 ho c 0 trong các ô tương ng v i b ng s th t • Khoanh vòng các ô giá tr 1 đơn l , không ti p giáp v i các ô giá tr 1 khác (vòng đơn) • Khoanh vòng các c p giá tr 1 không ti p giáp v i các ô giá tr 1 nào khác n a (vòng kép) • Khoanh vòng các ô 8 giá tr 1 (n...dce 2 012 Thi t k m ch t h p ©2 012 , CE Department 11 dce 2 012 Thi t k m ch t h p 1 L p b ng s th t (truth table) 2 Vi t bi u th c AND cho các ngõ xu t m c 1 3 Vi t bi u th c SoP 4 Đơn gi n bi u th c SoP 5 Hi n th c m ch t bi u th c đơn gi n ©2 012 , CE Department 12 dce 2 012 Ví d 1 • Thi t k m ch logic v i 3 ngõ nh p A, B, C tho mãn đi u ki n sau: ngõ xu t = 1 khi và ch khi s ngõ nh p m c 1 nhi u hơn... nó ch a 1 ho c nhi u ô đã đư c khoanh vòng • Khoanh vòng các ô 4 giá tr 1 (n u có) ch a m t ho c nhi u ô chưa đư c khoanh vòng Ph i đ m b o s vòng là ít nh t • Khoanh vòng các c p giá tr 1 tương ng v i các ô giá tr 1 chưa đư c khoanh vòng Ph i đ m b o s vòng là ít nh t • T o c ng OR các s h ng đư c t o b i m i vòng ©2 012 , CE Department 33 dce 2 012 Ví d ©2 012 , CE Department 34 dce 2 012 Ví d ©2 012 , CE... 21 dce 2 012 Bìa Karnaugh (K-map) ©2 012 , CE Department 22 dce 2 012 Bìa Karnaugh (K-map) ©2 012 , CE Department 23 dce 2 012 Quy t c rút g n bìa Karnaugh • Khoanh vòng (looping) là quá trình k t h p các ô k nhau l i v i nhau Thông thư ng ta khoanh các ô ch a giá tr 1 • Ngõ xu t có th đư c đơn gi n hóa b ng cách khoanh vòng ©2 012 , CE Department 24 dce 2 012 Qui t c tính giá tr c a 1 vòng • Khi m t bi n xu t... th c • Các bi n chung cho m i ô trong m t vòng ph i xu t hi n trong bi u th c cu i cùng ©2 012 , CE Department 25 dce 2 012 Khoanh vòng 2 ô k nhau ©2 012 , CE Department 26 dce 2 012 Khoanh vòng 2 ô k nhau ©2 012 , CE Department 27 dce 2 012 Khoanh vòng 4 ô k nhau ©2 012 , CE Department 28 dce 2 012 Khoanh vòng 4 ô k nhau ©2 012 , CE Department 29 dce 2 012 Khoanh vòng 4 ô k nhau ©2 012 , CE Department 30 dce 2 012 Khoanh... nh p m c 1 nhi u hơn s ngõ nh p m c 0 ©2 012 , CE Department 13 dce 2 012 Ví d 1 • B ng s th t • Bi u th c ngõ xu t (SOP): ABC + ABC + ABC + ABC • Rút g n: BC + AC + AB ©2 012 , CE Department 14 dce 2 012 Ví d 2 • Thi t k m ch logic sau: Output = 1 khi đi n th (đư c bi u di n b i 4 bit nh phân ABCD) l n hơn b ng 6V ©2 012 , CE Department 15 dce 2 012 Bìa Karnaugh (K-map) • Bìa Karnaugh bi u di n quan h gi a... khoanh vòng Ph i đ m b o s vòng là ít nh t • T o c ng OR các s h ng đư c t o b i m i vòng ©2 012 , CE Department 33 dce 2 012 Ví d ©2 012 , CE Department 34 dce 2 012 Ví d ©2 012 , CE Department 35 dce 2 012 Ví d ©2 012 , CE Department 36 . ++)( DDBABA ))(( +++ 2 012 dce Thiết kế mạch tổ hợp ©2 012 , CE Department 11 2 012 dce Thiết kế mạch tổ hợp 1. Lập bảng sự thật (truth table) 2. Viết biểu thức AND cho các ngõ xuất mức 1 3. Viết biểu thức. tổ hợp các mức logic của ngõ nhập hiện tại. • Mạch tổ hợp không có bộ nhớ nên giá trị ngõ xuất phụ thuộc vào giá trị ngõ nhập hiện tại. ©2 012 , CE Department 5 A B C Y 1 2 3 1 2 3 1 2 3 12 2 012 dce Các. và thiết kế mạch tổ hợp • Mạch tạo parity và mạch kiểm tra parity • Mạch enable/disable • Các đặc tính cơ bản của IC số ©2 012 , CE Department 4 2 012 dce Mạch tổ hợp • Mức logic ngõ xuất phụ thuộc