BÀI 3 MẠCH ĐÉM VÀ THANH GHI DỊCH MỤC TIÊU Bài thí nghiệm sẽ giúp sinh viên củng cố kiến thức và có các kỹ năng sau Trình bày được các đặc điểm và nguyên tắc hoạt động của các Flip Flop, nắm được cấu t.
BÀI 3: MẠCH ĐÉM VÀ THANH GHI DỊCH - MỤC TIÊU Bài thí nghiệm giúp sinh viên củng cố kiến thức có kỹ sau: - Trình bày đặc điểm nguyên tắc hoạt động Flip Flop, nắm cấu tạo phương pháp thiết kế mạch đếm, mạch ghi dịch sử dụng Flip Flop - Thực qui tắc thiết kế mạch số có kết hợp mạch mạch đếm, mạch ghi dịch mạch chốt - Phân tích, kiểm tra sửa chữa hư hỏng mạch - Phân tích trình bày cấu tạo ngun tác hoạt động IC mạch đếm, IC mạch ghi dịch, IC chốt Từ vận dụng vào việc thiết kế mạch số điều khiển công nghiệp 3.1 CÁC BÀI THỰC HÀNH 3.1.1 Chuẩn bị linh kiện thiết bị thực hành J Các jack cắm mơ hình thực hành J VOM dây cắm'testboard J Linh kiện: STT Tên Chức 74LS74 IC Flip Flop D CD4013 IC Flip Flop D-họ CMOS 74LS109 IC Flip Flop JK CD4027 IC Flip Flop JK họ CMOS 74LS90 IC đếm thập phân (MOD-10) 74LS190 IC đêm lên đêm xuông thập phân — khơng có chân Reset 74LS192 IC đếm lên đếm xuống thập phân - có chân Reset CD4510 IC đếm lên đếm xuống thập phân họ CMOS 74LS193 IC đếm nhị phân bit (MOD-16) 10 74LS163 IC đếm nhị phân bit (MOD-16) - có chân Reset đồng 11 CD4040 IC đêm nhị phân 12 bit 12 CD4060 IC đếm nhị phân 14 bit 13 CD4017 IC đếm vòng với 10 ngõ 14 74LS164 IC ghi dịch 8bit - ngõ vào nối tiếp ngõ song song 15 74LS166 IC ghi dịch 8bit- ngõ vào nối tiếp/song song ngõ nối tiểp 16 74LS595 IC ghi dịch 8bit - ngõ vào nối tiếp ngõ song song/nối tiếp 17 6B595 1C ghi dịch 8bit- ngõ vào nối tiếp ngõ song song/nối tiếp 18 74LS373 IC ghi chốt liệu - ngõ vào/ra song song-chốt mức 19 20 74LS374 74LS573 IC ghi chốt liệu - ngõ vào/ra song song-chổt cạnh IC ghi chốt liệu - ngõ vào/ra song song-chốt mức 3.1.2 Bài thực hành vói Flip Flop 3.1.2.1 Khảo sát kiểm tra chức IC Flip Flop D • Kí hiệu Flip Flop D: D s Q >CK D-FF - D: ngõ vào liệu Q\, Q\ hai ngõ đảo không đảo - CK(CLK)’ ngõ vào xung kích (clock) - S(SET)- chân đặt ngõ lên mức cao (Q=ỉ) - CL(CLR)' chân xóa ngõ (Q=0) • Bảng trạng thái: • Sơ đồ chân IC Flip Flop D họ TTL 74LS74 - CMOS CD4013: Ngõ vào CLR SET Ngõ CLK X Dn Qn+1 X H X L L H H L X L L T L L L L ĩ H H - - Chức chân IC 74LS74 - Di, D2: ngõ vào liệu cùa Flip Flop D - Qi\,Q': ngõ đảo không đảo Flip Flop - 01, Q2 ngõ đảo không đảo Flip Flop - CK: ngõ vào xung kích (clock) - SET\: chân đặt ngõ lên mức cao (Q=ỉ), tích cực mức thấp - CLR\: chân xóa ngõ (Q=0), tích cực mức thấp - GND, Vcc: nguồn cấp Vcc = +5V Chức chân IC CD4013 - DA, DB: ngõ vào liệu cùa Flip Flop D - QA\’ QA ngõ đảo không đảo Flip Flop - QB\, QB: ngõ đảo không đảo Flip Flop - CP: ngõ vào xung kích (clock) - SD: chân đặt ngõ lên mức cao (Q=l), tích cực mức cao - CD: chân xóa ngõ (ộ=ớ), tích cực mức cao Vss, VDD: nguồn cấp VDD = +12V ' • Thực hành: Trước vào thực hành mơ hình, sinh viên cần ý lắng nghe giáo viên hướng dẫn thực thao tác sau: J Bật cơng tắc nguồn kiểm tra nguồn mơ hình thực hành (AC=220V) s Cấp nguồn cho Module mà cần thực (Vcc=5V VDD=12V) J Kiểm tra jack cắm chuẩn bị thực hành mơ hình ❖ Sinh viên lắp ráp mơ hình theo sơ đồ mạch điện sau: Hình 3.2 Sơ đồ mạch khảo sát Flip Flop D Bật công tắc cấp nguồn cho module D6.1 {Flip Flop D họ TTL 74LS74) ❖ Dùng jack cắm kết nối mơ hình: - Các công tắc (SW1, SW2, SW3) kết nối với chân (D, CLR, SET) - Nút nhấn (PS1) kết nối với chân (CLK) - Các chân ngõ (Q, Q\) kết nối với LED (LED1, LED2) - Thực tương tự cho Flip Flop D thứ ❖ Hình 3.3 Sơ đồ kết Flip Flop D mơ hình ❖ Thực hành ghi lại kết theo bảng: - Thay đổi vị trí cơng tắc (SW), nút nhấn (PS) ghi lại trạng thái LED theo bảng Ngõ vào SW3 (CLRi) Ngõ SW2 (SET1) PSI (CLK1) SW1 (Di) LED1 LED2 (Qi) (Q1V> OFF ON X X ON OFF X X ON ON T ON ON ON T OFF SW6 SW5 PS2 SW4 LED3 LED4 (CLK2) (D2) (Ọ2) (Q2\) ON X X ON OFF X X ON ON t ON ON T OFF (CLR2) OFF ON (SET2) ❖ So sánh kết với bảng trạng thái Flip Flop D nhận xét ❖ Thực tương tự cho loại CMOS CD4013 khối testboard 3.1.2.2 Khảo sát kiểm tra chức IC Flip Flop JK • Kí hiệu Flip Flop D: K ngõ vào liệu Q\, Q: hai ngõ đảo không đảo - CK(CLK): ngõ vào xung kích {clock) SET', chân đặt ngõ lên mức cao (Ơ=/) - CL(CLR): chân xóa ngõ (Ổ=ớ) - GND, Vcc: nguồn cấp Vcc = +5V • Bảng trạng thái: Ngõ vào CLR CLK Jn Kn Qn+1 H X X X H L X X X L L L T L L Ọn L L T L H L L L' T H L H L L T H H Ọn\ L H SET Ngõ • Sơ đồ chân IC Flip Flop JK họ TTL 74LS109 - CMOS CD4027: Hĩnh 3.4 Sơ đồ chân IC Flip Flop JK - Ji, KI J2, K2 {JA, KA JR, KB): ngõ vào liệu Flip Flop - Q'\,Q kiểu ngõ nối tiếp • Sơ đồ chân: _ _ ❖ [Ĩ6| Vcc LD R [BỊ QH H [12 1G R ịìõ| F E F1 CL R CK I C K GN D LC Lz Lil 74LS16 SE R A B c D Ld Lz bJ Ld Lĩl Hình 3.38 Sơ đồ chân ỈC ghi dịch 74LS166 A, B, , H\ ngõ vào song song Qir ngõ nối tiếp - SER: ngõ vào nối tiếp - CK: ngõ vào xung Clock - CKI ngõ vào xung Clock Inhibit - LD\: chân đặt trước ngõ vào song song - CLR\: chân xóa ngõ (xóa đồng thời ngõ Flip Flop bẽn ■ lơ) Vss, VDD: nguồn cấp VDD = +5V +12V • Bảng trạng thái: Ngõ vào Ngõ CLR\ LD\ CKI CK SER A H L X X X X X H X L L X X H L L T X a h H H L T H X H H T L X H X X X L H QA QB L ỌA O a H L QA O • Thực hành: ❖ Sinh viên lắp ráp theo sơ đồ mạch điện khối D4.6 mơ hình: Hình 3.39 Sơ đồ kết noi IC 74 ỉ 66 mơ hình L ỌBO b QH L ỌHO h ỌAn ỌGn QAn QGn QĐO ỌiíO - Chân CLR kết nối với công tắc (SW1) Chân LD\ (SH/LD) kết nối với công tắc (SW2) ♦ Ngõ vào xung CK kết nối với nút nhấn (PS1) {hoặc sứ dụng khối tạo xung D5.7) Ngõ vào xung CKI kết nối với công tắc (SW3) Ngõ vào nối tiếp SER (S.IN) kết nối với công tắc (SW4) Ngõ nối tiếp QH (S.OƯT) kết nối với LED1 Các ngõ vào song song (A QH: ngõ song song - LCK ngõ vào xung cho phép chốt liệu (tác động cạnh lên) - SCK ngõ vào xung dịch bit vào chân A (tác động cạnh lên) - OE\: chân cho phép xuất liệu ngõ (tích cực mức thấp) - RST\ chân Reset ngõ (tích cực mức thấp) • Báng trạng thái: Ngõ vào Ngõ RST\ A SCK LCK OE\ SQH L X X u H, ị L L u H, ị L, H, ị H D T H X L, H, ị H X X X X X X X L, H, ị X T L, H, ị Hoat đông QA QH Reset t.ghi dịch L SRG— >SRH u Dịch data vào t.ghi dịch SR L u u Nội dung t.ghi dịch không đối L u L * X X L * X X H * SRN u Enabled z Chuyến data từ t.ghi dịch sang t.ghi chốt Chốt data Xuất data 8bit Các ngõ t.t tống trớ cao * : trạng thái tùy thuộc vào ngõ RST SCK D : liệu vào (mức hay 1) SR : nội dung ghi dịch L, H, ị; mức 0, mức cạnh xuống cúa xung u : trạng thái không thay dot z : trạng thái tổng trở cao • Thực hành: ❖ Sinh viên lắp ráp theo sơ đồ mạch điện sau: Hình 3.4ỉ Sơ đồ khảo sát mạch ghi dịch 8bit sử dụng 74LS595 - Chân liệu vào nối tiếp (A) chân cho phép xuất liệu (OE\) kết nối với công tắc (SW1) (SW2) - Các ngõ vào xung (SCK) (LCK) kết nối với nút nhấn (PS1) (PS2) (hoặc sử dụng khối lạo xung D5.1Ỵ - Các chân ngõ kết nối với LED - Phân tích hoạt động mạch - Lập bảng trạng thái ngõ vào/ra - Thực hành ghi lại kết theo bảng: Ngõ vào SW1 PSI (A) ON Ngõ PS2 SW2 LED9 LED1 LED8 (SCK) (LCK) (OE\) (SỌH) (QA) (ỌH) T ị L X ị ị X ị X X ị X X X T(1) ON T(2) ỷ L L T t(l) t(2) L H ' L (Có thể sử dụng khối NE555 đế tạo xung cấp SCK LCK.) ❖ So sánh kết với bảng trạng thái nhận xét ❖ Thực tuông tự với IC CMOS 6B595 nhận xét kết thu 3.1.6 Bài thực hành vói mạch chốt liệu 3.1.6 ỉ Khảo sát kiểm tra chức IC chốt 74LS373 74LS374 74LS373 74LS374 có chức chốt liệu biL^bao gồm ngõ vào ngõ trạng thái Hai loại IC chốt khác kiểu tác động chân cho phép chốt liệu (Latch Enable), kí hiệu (LE), (E) (CP) Chân (E) tích cực mức cao (74LS373) chân (CP) tích cực cạnh lên xung chốt (74LS374) • Sơ đồ chân IC 74LS373 74LS374: OE vcc OE Qo 07 Qo Do D7 Do Di D6 D1 Q1 Q6 01 02 Q5 Q2 D2 Ds D2 D3 D4 D3 Q3 04 Q3 E GND DO D‘ i [ T Ẹ I E E I 74LS374 GND [10 D2 D3 D4 D5 Dỗ D7 74LS373 OE GO G' G2 G3 G4 G5 OS G7 Hình 3.42 Sơ đồ chăn IC chốt 74LS373 74LS374 - Do —> D7\ ngõ vào song song Qo^Q7.Zngõ song song OE\: chân cho phép xuất liệu ngõ {tích cực mức thấp') CP: ngõ vào xung chốt 74LS374 {tác động cạnh lên) {E: ngõ vào cho phép chốt 74LS373 - tích cực mức cao) Vcc, GND- nguồn cấp Vcc = +5V 20] vcc ỹH Q7 lã] D7 D6 lẽ] Q6 n Qs Ĩ3 Ds ĩậỊ D4 ữ| 04 n] CP Bảng trạng thái IC 74LS374: Ngõ vào OE\ L Ngõ CP Dn Qo - Q7 T L L Hoạt động Chốt liệu ngõ L T H H L ị Dn NC H ị Dn z Ngõ trạng thái tống trở cao H T Dn z Ngõ trạng thái tống trở cao Ngõ không thay đổi (No Change) Thực hành: ❖ Sinh viên lắp ráp mơ hình theo sơ đồ mạch điện sau: Hình 3.43 Sơ đồ kết nối IC 74LS374 mơ hình ❖ Phân tích hoạt động mạch ❖ Lập bảng trạng thái ngõ vào ❖ Thực hành ghi lại kết theo bảng: - Ngõ vào xung chốt LE (CP) ngõ vào cho phép xuất liệu (OE) kết nối với công tắc (SW) - Các ngõ song song (Q0 Q7) kết nối với LED đơn - Các ngõ liệu vào song song (D0 D7) kết nối với công tắc (SW) Ngõ vào Ngõ SW10 SW9 SW1 SW8 LED1 LED7 (OE\) (LE) (DO D7) (Q0 Q7) ON ị ON T OFF T OFF OFF L ị ♦♦♦ Nhận xét kết đạt 3.1.6.2 Khảo sát kiểm tra chức 1C chốt 74LS573 74LS573 có chức chốt tương tự 74LS373, khác trình tự chân vào/ra Chân cho phép chốt (LE) tích cực mức cao • Sơ đồ chân IC 74LS573: OE - Do-* - 20- OE\: chân mức - LE: chân - Vcc, 20] vcc p Qo Do [T D1 D2 ị 4' Da (T Q1 3 Q‘ 74LS573 Q3 D4 '□] Q4 D5 rr 33 Q5 D6 [T 21 Q6 D7 ỊT Q7 GND FO □ LE D7: ngõ vào song song 27:8ngõ song song cho phép xuất liệu (tích cực thấp) cho phép chốt (tích cực mức cao) GND: nguồn cấp Kcc = +5 V Hình 3.44 Sơ đồ chân IC chốt 74LS573 • Thực hành: Sinh viên thực hành khảo sát chức IC 74LS573 tương tự loại IC ghi dịch 74LS374 3.2 CÁC ỨNG DỤNG MẠCH ĐỆM VÀ THANH GHI DỊCH ••• 3.2.1 Mạch định thịi có hiển thị thời gian đặt trước • u cầu: - Mạch định thời hay định thời ứng dụng nhiều sống Đặc biệt thiết bị gia dụng như: quạt điện, lò nướng, lò vi sóng, thiết bị định thời cơng nghiệp tính định thời sử nhiều Sau thiết kế dơn giản mạch định thời có hiến thị số đặt trước LED doạn • Thiết kế: Hình 3.45 Sơ đồ khói mạch định thời có hiển thị thời gian đặt trước - Ý tưởng thiết kế tác giả đưa sử dụng so sánh số BCD để so sánh thời gian dem với thời gian dặt trước hiển thị LED đoạn Khi thời gian đếm thời gian đặt tạo tín hiệu điều khiển tắt thiết bị (OFF TIMER) khởi động thiết bị (ON TIMER) Thời gian đếm thay đổi tạo xung Các IC đém thập phân IC giải mã BCD —> mã đoạn sử dụng mạch • Thực hành: - Sinh viên lựa chọn loại IC thực lắp ráp mạch điều khiển theo sơ đồ khối hình 3.45 - Giải thích ngun lý hoạt động mạch - Xác định khoảng thời gian định thời mạch - Nhận xét kết thực • Phụ chú: Hình 3.46 Sơ đồ mạch định thời có hiển thị thời gian đặt trước - Khối BCD SWITCH cho phép người dùng cài đặt thời gian định thời Sau cài đặt xong, xung clock từ tạo xung IC555 cấp vào khối IC đếm thập phân 4510 giải mã số đếm qua IC 4543 - Khi số đếm lên với số đặt trước so sánh 4585 tạo tín hiệu mức cao làm ngưng dếm, đồng thời bật thiết bị tắt thiết bị tùy theo yêu cầu ứng dụng Ở đây, khối thiết bị thay đèn LED báo đạt đến thời gian định thời 3.2.2 Mạch đếm lên đếm xuống BCD hiển thị LED đoạn • Yêu cầu: Đây mạch ứng dụng đếm Mạch cho phép đếm từ số 00 đến 99 trở 00 Mạch thiết kế đếm lên đếm xuống số BCD tùy ý ứng dụng cho mạch đồng hồ số hay mạch ứng dụng đếm sản phẩm, đếm xe vào ra, • Thiết kế: - Hoạt động mạch chủ yếu Khi hoạt động đếm lên đến số chuyển mạch D-Flip Flop Bộ thái chân Ưp/Down chung lần đếm hoạt động hai đếm MOD-10 nối tiếp 99 đếm xuống đến 00 tạo tín hiệu kích chuyển mạch đảo ngõ đảo trạng IC đếm, làm thay đối trạng thái đếm - Sơ đồ mạch trình bày hình ben Hình 3.47 Sơ đồ mạch đếm lên - đếm xuống BCD LED đoạn • Thực hành: - Sinh viên thực lắp ráp mạch điều khiển theo sơ đồ hình 3.47 - Giải thích nguyên lý hoạt động mạch - Cài đặt tạo xung cho thời gian lần đếm 0,5 giây Viết cơng thức tính khoảng thời gian - Nhận xét kết thực ... tiếp 18 74LS3 73 IC ghi chốt liệu - ngõ vào/ra song song-chốt mức 19 20 74LS374 74LS5 73 IC ghi chốt liệu - ngõ vào/ra song song-chổt cạnh IC ghi chốt liệu - ngõ vào/ra song song-chốt mức 3. 1.2 Bài... Qn Ọn hành: Sinh viên thực bước tương tự mạch khảo sát Flip Flop JK 3. 1 .3 Bài thực hành với mạch đếm sử dụng Flip Flop 3. 1 .3. 1 Khảo sát mạch đếm nhị phân sử dụng Flip Flop Sinh viên tự thiết... tính theo lý thuyết nhận xét 3. 1 .3. 2 Khảo sát mạch đếm MOD M