Khối này thực hiện một vòng lặp 16 mẫu ứng với một chu kì thời gian để làm nhiệm vụ dò tìm điểm cực tiểu tín hiệu vi phân ( tức là ta đi tìm đỉnh của dạng sóng). Vì tín hiệu khi vào khối subsystem chỉ còn 16 mức biên độ trên một mẫu, nên ta thực hiện vòng lặp 16 mẫu để tìm đỉnh của dạng sóng. Nhìn trên sơ đồ thiết kế hình 3.16 ta thấy, tín hiệu vi phân 1 đƣợc làm trễ đi một mức, rồi tín hiệu vi phân 1 đó lại trừ đi tín hiệu đã đƣợc làm trễ để tìm giá trị biên độ giữa hai mức tín hiệu. Giá trị biên độ này đƣợc so sánh với ngƣỡng xem nó đã là giá trị nhỏ nhất chƣa, nếu chƣa sẽ tiếp tục thực hiện vòng lặp nhƣ
trên đến khi tìm ra hiệu giá trị biên độ nhỏ nhất thì tín hiệu ứng với mức biên độ đó sẽ là đỉnh của dạng sóng.
Hình 3.17: Sơ đồ thiết kế khối “subsystem”
Tín hiệu từ khối subsystem đã đƣợc đồng bộ về mặt thời gian, do đó đƣợc đƣa đến hai khối chính của bộ thu là khối cân bằng thích nghi và khối khôi phục sóng mang để đồng bộ pha và giải điều chế tín hiệu nhƣ ban đầu. Nhƣ ta đã trình bày ở phần phân tích demo, khối cân bằng thích nghi và khối khôi phục sóng mang ở sơ đồ này vẫn làm việc hiệu quả nhiệm vụ của nó nên trong thiết kế bổ sung, ta hoàn toàn giữ nguyên thiết kế của hai khối này nên hoạt động của nó không thay đổi. Còn khối subsystem bổ sung thêm này dùng để khắc phục nhƣợc điểm của sơ đồ demo là chỉ áp dụng cho trƣờng hợp độ trễ nhất định, nó giải quyết đƣợc vấn đề đồng bộ về mặt thời gian, do đó ta có thể thay đổi độ trễ tuỳ ý ở bên phát mà bên thu vẫn có thể giải điều chế đƣợc tín hiệu ban đầu.
Dƣới đây là kết quả thu đƣợc của tín hiệu truyền khi ra khỏi bộ phát (chƣa có điều chế sóng mang) và tín hiệu đã đƣợc giải điều chế sau khi ra khỏi bộ thu.
Hình 3.18: Thành phần tín hiệu I, Q sau khi ra khỏi bộ phát
Quan sát hình 3.18 và 3.19, so sánh giữa tín hiệu truyền từ bên phát và tín hiệu giải điều chế ở bên thu, dựa vào kết quả mô phỏng ta thấy, có sự trễ tín hiệu bên thu so với bên phát, lúc đầu hai tín hiệu là khác nhau nhƣng càng về sau thì tín hiệu càng giống nhau, điều này giải thích đƣợc rằng quá trình giải điều chế tín hiệu ở bên thu đã hoàn thành và thu đƣợc kết quả chính xác mà bên phát đã truyền đi. Bộ giải điều chế đã khôi phục tín hiệu thành công.
Hình 3.19: Thành phần tín hiệu I, Q sau khi ra khỏi bộ thu
Hình 3.21: Tài nguyên sử dụng chíp FPGA của bộ giải điều chế 16-QAM
Cuối cùng, ta xét đến hiệu năng sử dụng một chíp FPGA trên kit Virtex4 của bộ giải điều chế 16-QAM. Với số trigơ tích hợp sẵn trên chip, một bộ giải điều chế 16-QAM chỉ sử dụng hết 15% tài nguyên, hết 28% Slice, 21% tài nguyên LUT bốn lối vào, và 59% cho DSP48. Điều này có thể kết luận rằng hiệu năng sử dụng của một chip FPGA là rất lớn, từ đây ta có thể dễ dàng thay đổi thiết kế từ bộ giải điều chế 16-QAM lên 64-QAM hay 256-QAM đều thỏa mãn về mặt tài nguyên. Đây là điểm mạnh của công nghệ FPGA, dễ dàng thiết kế và thiết lập cấu hình cho chip.
KẾT LUẬN
Việc thiết kế bộ giải điều chế 16-QAM dùng ngôn ngữ phần cứng VHDL để lập trình và tích hợp trên chip FPGA là thành quả của việc ứng dụng xử lý số vào hệ thống viễn thông hay gần hơn là hệ thống thông tin liên lạc không dây. Nó tận dụng triệt để các tính năng ƣu việt mà công nghệ FPGA mang lại, đó là tốc độ xử lý nhanh, có thể tái cầu hình, thay đổi hoặc cải tiến hơn nữa thiết kế cho những mục đích sử dụng khác.
Luận văn đã hoàn thành việc nghiên cứu, thiết kế có bổ sung và cải tiến một số phần ở bộ giải điều chế 16-QAM trên mô hình SDRs của hãng Xilinx để tăng tính ứng dụng trong thực tế đồng thời giảm thiểu độ phức tạp và thời gian trong thiết kế mạch nhờ công nghệ FPGA. SDRs trong tƣơng lai sẽ giúp chúng ta giải quyết vấn đề hệ thống tích hợp trong xử lý tín hiệu số, cung cấp các ứng dụng đa dạng khác nhau cho hệ thống thông tin.Từ sơ đồ thiết kế mô phỏng này ta sẽ dễ dàng đƣa vào chíp FPGA để tích hợp và sử dụng trong điều kiện thực tế.
Qua đề tài luận văn này, tôi nhận thấy đây là một đề tài hay, có hƣớng nghiên cứu mở, tính ứng dụng cao bởi điều chế tín hiệu QAM là một phƣơng pháp điều chế sử dụng phổ biến hiện nay nhằm đạt lợi ích về băng thông và tốc độ truyền dẫn. Ngoài ra, kết hợp với sử dụng chip FPGA để thiết kế mạch thực sẽ nhanh chóng và thuận tiện hơn rất nhiều.
Một số kết quả đạt được:
Nghiên cứu sơ đồ thiết kế mô hình SDRs, tập trung phân tích lý thuyết điều chế và giải điều chế tín hiệu 16-QAM.
Phân tích kỹ thuật đồng bộ và cân bằng sóng mang – là cơ sở để thiết kế bộ khôi phục sóng mang và bộ cân bằng thích nghi là hai thành phần quan trọng trong bộ giải điều chế tín hiệu 16-QAM.
Thiết kế bổ sung bộ giải điều chế 16-QAM từ mô hình demo có sẵn của hãng Xilinx, thiết kế này khắc phục đƣợc các nhƣợc điểm còn tồn tại của mô hình demo, đó là có thể thay đổi độ trễ thời gian cũng nhƣ khả năng truyền đi xa nhờ điều chế
Hướng phát triển trong tương lai:
Phát triển thiết kế từ bộ giải điều chế 16-QAM lên bộ giải điều chế 64-QAM và 256-QAM.
Giải quyết vấn đề đồng bộ hệ thống một cách triệt để hơn nữa, nhƣ ngoài thay đổi độ trễ có thể tính đến ảnh hƣởng của đa đƣờng, fading, Dopler, sự thăng giáng tín hiệu thất thƣờng do các loại nhiễu gây ra (ví dụ Gauss, Rayleigh, Rice…) dẫn đến sự thay đổi tín hiệu thu thì đồng bộ cần tính toán phức tạp hơn nhiều.
Để giải quyết đƣợc những vấn đề còn tồn tại này, trong tƣơng lai chúng ta sẽ cần tập trung nghiên cứu hơn nữa để có thể hoàn chỉnh thiết kế này tốt hơn nữa.
TÀI LIỆU THAM KHẢO
Tiếng Việt
[1] Nguyễn Thị Hằng Nga : “Nghiên cứu nâng cao chất lượng của hệ thống thông tin vô tuyến số tốc độ cao”. Luận án tiến sĩ kĩ thuật , mã số 2-07-02, 2004, Học viện công nghệ bưu chính viễn thông. tr 01-23.
[2] Trịnh Anh Vũ: “Thông tin di động”, NXB Đại học Quốc Gia, 2006, tr 170- 172.
[3] Nguyễn Viết Kính, Trịnh Anh Vũ: “Thông tin số”, NXB Giáo dục, 2007, chương 2,3.
[4] Lê Văn Ninh, Nguyễn Viết Kính: “Đồng bộ tần số trong miền số cho OFDM”, tạp chí bưu chính viễn thông, 2008, tr 01-03.
[5] Lê Văn Ninh, Nguyễn Viết Kính : “Ảnh hưởng của đa đường đến đồng bộ thời gian ký hiệu và tần số sóng mang sử dụng Cyclic Prefix(CP) trong OFDM”, tạp chí Khoa học và Kỹ thuật- Học viện kỹ thuật quân sự, số 107, tháng 02/2004,tr 14-24.
Tiếng Anh
[6] Proakis J.G, “Digital Communication (4th
edition)”, McGraw Hill, NewYork 1995.
[7]Jeruchim M.C., Balaban P., Shanmugan K.S. : Simulation of Communication Systems. Plenum Press, New York – Nguồn symbol, London, 1994.
[8]Kyongkuk Cho and Dongweon Yoon, Member, IEEE: “On the General BER Expression of One-and Two –Dimensional Amplitude Modulation”, IEEE Transactions on Communications, Vol 50, No7, July,2002.
[9] Binh N.Q., Hung V.T.: Probability Density Function of the Intersymbol Interference Caused by Timing Error in 64-QAM Microwave Radio Systems. Journal on Science and Technique, No.92, 2000. Military Technical University. [10]Ferdo I. (ed): Terrestrial Digital Microwave Communication. Artech House Inc., 1989.
[11] Chris Dick, Fred Harris: FPGA QAM Demodulator Design,Lecture Notes In Computer Science; Vol. 2438.
[12]Chris Dick, Fred Harris, Michael Rice: FPGA Implementation of Carrier Synchoronization for QAM Receivers, Journal of VLSI Signal Processing 36,57- 71,2004.
[13] Figryes I., Szabo Z., Vanyai P. : Digital Microwave Transmission. Elsevier, Amsterdam, 1989.