Khối cân bằng thích nghi

Một phần của tài liệu Thiết kế bộ giải điều chế tín hiệu 16-QAM trên FPGA (Trang 50)

Ngay ở khối tạo nguồn QAM ngƣời ta đã sử dụng bộ lọc cosine tăng để tạo dạng tín hiệu nhằm giảm nhiễu. Tuy nhiên phƣơng pháp này chỉ khắc phục đƣợc một phần nhỏ nhiễu ở bộ phát. Do vậy, ngƣời ta cần dùng bộ cân bằng thích nghi làm việc tại bên thu để tối thiểu nhiễu xuyên ký tự (ISI), dẫn đến giảm méo kênh của tín hiệu nhận. Bộ cân bằng ở trong cùng khối với bộ lọc phối hợp (MF), lấy mẫu đồng bộ và bộ quyết định (2D- slicer) làm việc với cùng tốc độ ký hiệu. Thêm vào đó thuật toán bình phƣơng trung bình tối thiểu (LMS) đƣợc sử dụng để hiệu chỉnh cân bằng giữa đầu phát và thu của bộ quyết định. Trong các bộ thu cải tiến, quá trình lấy mẫu thực hiện trƣớc bộ lọc phối hợp, và để

Hình 3.4-3:Giản đồ chòm sao tín hiệu sau khi bị dịch tần Dopler Hình 3.4-2: Sơ đồ khối dịch tần Dopler

thỏa mãn tiêu chuẩn Nyquist cho bộ lọc phối hợp, tốc độ lấy mẫu phải lấy lớn hơn tốc độ ký hiệu theo tỷ lệ số nguyên lần nhƣ 3:2 hoặc 4:3, thông thƣờng ngƣời ta hay sử dụng tỷ lệ 2:1 nhằm đơn giản nhiệm vụ hạ tốc trƣớc bộ quyết định. Nếu hạ tốc diễn ra trƣớc bộ cân bằng, bộ cân bằng sẽ làm việc với tốc độ một mẫu trên mỗi ký hiệu thì nó đƣợc gọi là bộ cân bằng SRE (SRE:Symbol- rate equalizer), còn nếu hạ tốc xảy ra sau bộ cân bằng thì bộ cân bằng làm việc với tốc độ p mẫu trên q ký hiệu (p/q) và lúc này ngƣời ta gọi là bộ cân bằng FSE (FSE: Fractionally –spaced equalizer).[11]

Hình 3.5: Sơ đồ thiết kế khối cân bằng thích nghi

Ở sơ đồ trên, bộ lọc phối hợp không đƣợc biểu diễn trên sơ đồ khối, nhƣng trƣớc khi tín hiệu đƣa đến bộ cân bằng thích nghi thì tín hiệu phải qua bộ lọc phối hợp nhằm giảm nhiễu. Có rất nhiều lựa chọn để thiết kế bộ lọc này, có thể liệt kê ra nhƣ bộ lọc đáp ứng xung có chiều dài hữu hạn (FIR), bộ lọc đáp ứng xung có chiều dài vô hạn (IIR), bộ lọc lƣới... Bộ lọc phối hợp ở bên thu cũng làm việc tƣơng tự nhƣ bên phát, nhƣng có vài điểm khác biệt chúng ta cần lƣu ý:

 Bộ lọc phối hợp lấy mẫu tín hiệu ra tại thời điểm mỗi chu kỳ (t=T) để nhận lại tập các giá trị {ri} từ N bộ tƣơng quan tuyến tính.

 Nếu tín hiệu s(t) bị ảnh hƣởng bởi nhiễu thì bộ lọc với đáp ứng xung phối hợp và tín hiệu s(t) sẽ cho tỷ số tín trên tạp (SNR) là cực đại.

 Tỷ số tín trên tạp SNR cực đại của bộ lọc phối hợp phụ thuộc vào năng lƣợng tín hiệu s(t) chứ không phụ thuộc vào tính chất tín hiệu s(t).

Tốc độ lấy mẫu ở bộ cân bằng gấp hai lần tốc độ ký hiệu, mục đích để tránh chồng phổ (tuân theo định luật lấy mẫu Nyquist). Ngoài ra hoạt động của bộ cân bằng rất hiệu quả với cấu trúc đa tốc. Bộ cân bằng này đặt sau bộ lấy mẫu, thực chất nó là một kiểu lọc số. Ngoài ra, khối quyết định đặt tại khối khôi phục sóng mang cũng đƣợc đƣa trở lại bộ cân bằng để xác định ký hiệu đã truyền trong tổ hợp dãy các véctơ tín hiệu nhận đƣợc nhằm giảm xác suất lỗi sai [11].

Một phần của tài liệu Thiết kế bộ giải điều chế tín hiệu 16-QAM trên FPGA (Trang 50)