Ưu điểm chính của công nghệ lập trình dựa trên cầu chì nghịch (antifuse) là sự tiêu tốn tài nguyên của nó nhỏ. Với liên kết kim loại-kim loại, không có v ng silicon để thực hiện các kết nối nên giảm được chi phí tài nguyên lập trình. Một lợi thế nữa của công nghệ lập trình antifuse là chúng có điện trở và điện dung ký sinh thấp hơn các công nghệ lập trình khác. Sự không bay hơi cũng làm cho các thiết bị dựa trên công nghệ lập trình cầu chì nghịch hoạt động ngay lập tức mỗi khi mở nguồn. Điều này làm giảm chi phí hệ thống từ việc không cần bộ nhớ bổ sung để lưu trữ các dữ liệu lập trình và cũng cho phép các FPGA
29 được sử dụng trong các tình huống đòi hỏi thiết bị phải hoạt động ngay khi được cung cấp nguồn. Cuối cùng, việc nạp dữ liệu cấu hình cho FPGA chỉ được thực hiện một lần, điều này có thể được thực hiện trong một môi trường an toàn giúp cải thiện sự bảo mật của các thiết kế trên FPGA. Để duy trì tính bảo mật này, các thiết bị hiện nay cung cấp chế độ bảo mật bằng cách vô hiệu hóa giao diện lập trình khi thiết bị đã được lập trình [77].
Cũng có những nhược điểm đáng kể cho công nghệ lập trình cầu chì nghịch. Đặc biệt, khi các antifuse-based FPGA đòi hỏi một quy trình CMOS không chuẩn. Hơn nữa, cơ chế cơ bản của lập trình cầu chì, trong đó bao gồm việc thay đổi đáng kể các tính chất của vật liệu trong các cầu chì, dẫn đến mở rộng quy mô quy trình chế tạo vi mạch là một thách thức cần được xem xét. Thực tế cho thấy công nghệ lập trình cầu chì nghịch không còn nhiều trong các thiết bị tiên tiến nhất sử dụng công nghệ 0.15μm [77], là các thế hệ công nghệ sử dụng với thiết bị CMOS tiêu chuẩn mới.
Antifuse-based FPGA không có khả năng tái lập trình cũng làm cho chúng không thích hợp cho các ứng dụng đòi hỏi thường xuyên cập nhật cấu hình. Việc lập trình một lần làm cho nó không thể thử nghiệm để phát hiện tất cả các lỗi có thể. Một số lỗi sẽ chỉ được phát hiện sau khi lập trình sẽ không thể khắc phục được. Lập trình thành công của một số thiết bị FPGA dựa trên cầu chì nghịch hiện nay được dự báo là đạt khoảng 90% [77].
Tóm lại: Ba công nghệ lập trình được xem xét trong phần này đều được sử dụng trong các FPGA hiện đại. Tuy nhiên, công nghệ lập trình dựa trên SRAM được sử dụng rộng rãi nhất. Bảng 1.6 tóm tắt sự khác biệt giữa các công nghệ lập trình khác nhau. Một công nghệ
lý tưởng sẽ là công nghệ không bay hơi và lập trình lại được sử dụng một quy trình CMOS chuẩn và yêu cầu điện trở và điện dung ký sinh thấp. Rõ ràng, không có công nghệ nào
trong số các công nghệ hiện nay đáp ứng được tất cả các yêu cầu này. Một trong những lý do mà công nghệ SRAM đã thống trị là việc sử dụng các quy trình sản xuất CMOS chuẩn. Sự thống trị này của công nghệ lập trình dựa trên SRAM dự kiến sẽ tiếp tục trong tương lai gần với công nghệ CMOS chuẩn mới.
Bảng 1.6 Tóm tắt các đặc tính của các công nghệ lập trình [78]
Các đặc tính SRAM Flash Antifuse
Tính bay hơi Có Không Không
Có thể lập trình lại Có Có Không
Tài nguyên (kích thước phần tử lưu trữ)
Cao Vừa Thấp
Quy trình sản xuất CMOS chuẩn Flash antifuse
Có thể lập trình trong hệ thống Có Có Không
Điện trở chuyển mạch ~500-1000 ~500-1000 20-100
Điện dung chuyển mạch ~1-2 fF ~1-2 fF <1 fF
30