1.2. FPGA
1.2.4.1. Quy trình thiết kế
Quy trình thiết kế một hệ thống dựa trên SRAM-based FPGA được chỉ ra trong Hình 1.11 [79], trong đó:
- Thiết kế kiến trúc. Giai đoạn này liên quan đến việc phân tích các yêu cầu của dự án,
triển khai các vấn đề và mô phỏng các chức năng. Đầu ra của giai đoạn này là một tài liệu mô tả kiến trúc thiết bị trong tương lai, các khối cấu trúc, các chức năng và giao diện của chúng.
- Nhập thiết kế HDL. Thiết bị cần thiết kế được mô tả bằng ngôn ngữ mô tả phần cứng
HDL. Các ngôn ngữ mô tả phần cứng phổ biến nhất hiện nay là VHDL và Verilog.
- Thiết kế môi trường thử nghiệm. Giai đoạn này liên quan đến việc viết về môi trường
kiểm tra và mơ hình hành vi. Sau đó chúng được sử dụng để đảm bảo rằng các mô tả HDL của một thiết bị là chính xác.
- Mô phỏng hành vi. Đây là một giai đoạn quan trọng để kiểm tra tính đúng đắn của
HDL bằng cách so sánh kết quả đầu ra của mơ hình HDL và mô phỏng hành vi được đặt trong điều kiện tương tự.
Hình 1.11 Quy trình thiết kế FPGA
- Tổng hợp. Giai đoạn này liên quan đến việc chuyển đổi một mô tả HDL thành một
netlist. Theo một cách cơ bản và chính thức, netlist cịn được gọi là sơ đồ mạch số (digital circuit schematic). Tổng hợp được thực hiện bởi một phần mềm đặc biệt được gọi là bộ tổng hợp. Với một mã HDL được viết một cách chính xác và đã được mơ phỏng, việc tổng
31 hợp sẽ khơng có bất kỳ vấn đề gì. Tuy nhiên, tổng hợp có thể tiết lộ một số vấn đề và lỗi tiềm năng mà không thể phát hiện bằng cách sử dụng mơ phỏng hành vi. Do đó, một thiết FPGA nên chú ý đến những cảnh báo được chỉ ra bởi bộ tổng hợp.
- Thực hiện. Một netlist được bộ tổng hợp tạo ra được ánh xạ vào cấu trúc bên trong
của thiết bị cụ thể. Giai đoạn chính của giai đoạn thực hiện là đặt chỗ và định tuyến hoặc bố trí tài ngun của FPGA. Sau đó dữ liệu cấu hình được ghi vào một tập tin đặc biệt bởi một chương trình được gọi là bộ tạo bitstream.
- Phân tích thời gian tĩnh. Trong quá trình phân tích thời gian, phần mềm đặc biệt
kiểm tra xem thiết kế được thực hiện đáp ứng các ràng buộc về thời gian (chẳng hạn như tần số xung đồng hồ) được chỉ định bởi người sử dụng hay không.
Tất cả các bước thiết kế, các công đoạn và các công cụ hỗ trợ đều được cung cấp trong các gói phần mềm thiết kế của các hãng sản xuất FPGA, như gói phần mềm ISE của Xilinx, Quatus của Altera.