L ời nói đầu
4.4.2 Thiết lập ban đầu
Trước khi tiến hành phân tích thiết kế một số tham số cần được thiết lập giá trị ban đầu chủ yếu là kích thước các linh kiện: kích thước các cuộn cảm, tụ điện C1, C2, lc1, lc2. Số vòng dây của cuộn cảm: Nl1, Nl2.Kích thước các transistor: chiều dài kênh dẫn L1, L2, chiều rộng kênh dẫn của một finger W1, W2; số finger n1, n2.Trong quá trình thiết kế chiều dài và rộng của kênh dẫn sẽ được giữ cố định ở giá trị nhỏ nhất, chỉ biến đổi số finger.
57
Giá trị ban đầu của các tham số được biểu diễn ở bảng 4.2
Bảng 4.2 : Các thiết lập ban đầu
Tham số Giá trị Tham số Giá trị
W1 1.2 μm Lc1 100 μm W2 1.2 μm Lc2 100 μm L1 130 ηm Nl1 5.5 vòng L2 130 ηm Vin 200 mV N1 8 Vdc 300 mV N2 8 Vbias 600 mV 4.4.3 Xác định chế độ một chiều a. Định tính
Trong mạch tách biên sử dụng hai điện áp phân cực là Vdc và Vbias. Để xác định giá trị cho hai điện áp này trước hết cần phải dựa vào chế độ làm việc của hai transistor.
- M1 hoạt động ở chế độ đảo ngược yếu nên cần thỏa mãn điều kiện: VGS1 < Vth1 hay Vdc < Vth1. Đối với mô hình transistor trong thư viện của TSMC thì điện áp ngưỡng thường có giá trị: ≈ 400𝑚𝑉 .
- M2 hoạt động ở chế độ bão hòa nên phải thỏa mãn hai điều kiện: VGS2 > Vth2
VDS2 > VGS2 – Vth2 (4.10) Từ (4.10) ta có:
Vth2 < VGS2 < Vth2 + VDS2
(4.9)
Trong trường hợp này để đạt được điều kiện (4.11) khá dễ dàng, chỉ cần tạo được mạch phân áp có giá trị lớn hơn Vth2. Trong khi để thỏa mãn được điều kiện (4.12) gặp rất nhiều khó khăn trong phân tích và thiết kế bởi giá trị VDS2 đạt được luôn rất bé, thậm chí chỉ vài mV trong khi giá trị yêu cầu tối thiểu cũng phải vài chục mV (nếu muốn có nguồn dòng đáp ứng yêu cầu giá trị của VDS phải đạt tới hàng trăm mV. Nguyên nhân làm cho giá trị VDS rất bé là do M1 được phân cực ở
58
chế độ đảo ngược yếu, điện trở kênh tương đối lớn so với M2, đồng thời do yêu cầu phối hợp trở kháng đầu ra chuẩn 50 Ω nên giá trị này cũng rất bé so với điện trở kênh dẫn M1. Vì thế khi phân áp một chiều cho mạch tách biên sụt áp trên cực D (VD2 = VDS2 do S2 nối đất) của M2 không đáng kể dẫn tới VDS2 rất bé, đồng nghĩa với việc thiết lập chế độ bão hòa cho M2 gần như rất khó. Vì vậy đòi hỏi phải tối ưu các tham số, phối hợp trở kháng vào ra thật chính xác để có được chế độ phân cực mong muốn.
b. Định lượng
Giá trị tốt nhất của các điện áp phân cực là giá trị mà tại đó thỏa mãn các điều kiện định tính và đạt được sự cân bằng giữa hai yêu cầu hệ số khuếch đại lớn và tạp âm nhỏ. Khảo sát Gmax theo các điện áp phân cực Vdc , Vbias, thu được kết quả như đồ thị 4.6. Dựa vào đồ thị ta thấy Gmax đạt được lớn nhất khoảng -0.1 dB với Vbias = 0.3÷0.6V và Vdc > 0.35V.
Hình 4.6: Đồ thị khảo sát Gmax theo Vbias và Vdc
Trong khi đó theo đồ thị hình 4.7 với Vbias < 700mV và Vdc > 0.25 thì tạp âm của mạch tách biên có giá trị xấp xỉ 0 dB. Như vậy để đạt được sự cân bằng giữa NFmin và Gmax tốt nhất cần phân áp với: Vbias = 0.3 ÷ 0.5 V, Vdc > 0.35V.
59
Hình 4.7: Đồ thị nhiễu theo Vbias và Vdc
Tiến hành mô phỏng một chiều với giá trị của Vdc và Vbias đã xác định ở trên, nhận thấy cặp giá trị : Vbias = 0.5V và Vdc = 0.4 V có chế độ phân cực gần với yêu cầu nhất. Các giá trị một chiều của các đại lượng được biểu diễn ở bảng 4.4
Bảng 4.3: Giá trị một chiều của transistor
Tham số Giá trị Tham số Giá trị
Vth1 397.129mV Vgs2 500mV
Vgs1 363.732mV Vds2 6.24mV
Vds1 1.19V Vout 6.24mV
Vth2 423.95mV Id1 10.40uA
Từ bảng 4.3 cho thấy Vgs1 < Vth1, như vậy M1 đã được phân cực ở chế độ đảo ngược yếu, trong khi VDS2 < VGS2 – Vth2 , tức là M2 vẫn chưa thể phân cực được ở chế độ bão hòa do VDS quá nhỏ. Tuy nhiên đây là giá trị tốt nhất đã tìm ra của các
60
điện áp phân cực. Trên thực tế, chế độ phân cực của mạch còn phụ thuộc vào kích thước các linh kiện, trở kháng vào ra của mạch. Do vậy kết quả tốt nhất sẽ được xác định khi phối hợp trở kháng và tối ưu kích thước.
4.4.4 Phối hợp trở kháng
Mục đích của việc phối hợp trở kháng vào và ra là để hạn chế tối đa sự phản xạ tín hiệu tại cửa vào và cửa ra, khi đó các hệ số S11 và S22 có giá trị bé nhất. Để đảm bảo tính thống nhất,ta sẽ phối hợp trở kháng với đầu vào và đầu ra là 50 ohm. Tức là cả trở kháng vào và trở kháng ra sau khi phối hợp sẽ có phần thực là 50 ohm ứng với đường tròn có bán kính bằng 1 (đường tròn R1) trên đồ thị Smith, còn phần ảo sẽ bằng không (ứng với trục ngang của đồ thị Smith) lúc này điểm phối hợp trở kháng sẽ là giao điểm của trục ngang và đường tròn R1 hay chính là tâm của đồ thị Smith.
a. Phối hợp trở kháng đầu vào
Đầu tiên, khảo sát Gmin theo số finger n1, n2(hình 4.8): Trên đồ thị Smith, có thể thấy đồ thị cắt đường tròn 1 tại hai điểm lần lượt ứng với giá trị của n1 là 8 và 6, đồng thời vị trị các giao điểm này không phụ thuộc vào n2 hay n2 không ảnh hưởng tới phần thực của trở kháng vào.
61
Hình 4.9: Đồ thị khảo sát Gmin theo n1, n2
Dựa vào đồ thị hình 4.9 thấy rằng khi n1= 8 thì Gmin đạt được giá trị nhỏ nhất khi n2không đổi. Với n2>30 thì Gmin đạt được giá trị rất tốt nhỏ hơn -35 dB.
Khảo sát S11 theo giá trị tụ C1 và cuộn cảm L1 lần lượt được xác định bởi kích thước là lc1 và số vòng nl1. Đồ thị có dạng như hình 4.10.
62
Cần phải đưa phần ảo về 0 do đó chọn giá trị của nl1 và lc1 sao cho điểm hoạt động gần tâm đồ thị nhất. Quan sát đồ thị xác định được lc1=21μm, nl1 =5.5.
Tiếp theo khảo sát S11 theo n1 và n2, kết quả như hình 4.11:
Hình 4.11: Đồ thị khảo sát S11 theo n1 và n2
Nhìn vào đồ thị có thể thấy ngay S11 nhận giá trị nhỏ nhất bằng -45dB khi n1=8, và n2 bất kỳ. Như vậy đến bước này có thể phối hợp trở kháng đầu vào 50Ω (điểm phối hợp nằm trên tâm đồ thị Smith), với giá trị các tham số như sau: n1 = 8, n2 = 1÷64, lc1=21μm,nl1 = 5.5 (vòng).
b. Phối hợp trở kháng đầu ra
Cần phải đưa phần thực của S22 về 1 và phần ảo về 0 tương tự như đã làm với S11. Tức phải khảo sát theo n1, n2, lc2. Tuy nhiên do đã xác định được giá trị của n1 khi phối hợp trở kháng vào nên giữ n1 = 8 và khảo sát S22 theo những tham số còn lại.
Từ đồ thị hình 4.12 ta xác định được điểm phối hợp trở kháng nằm trên đường tròn R1 khi lc2 = 16μm.
63
Hình 4.12: Đồ thị Smith khảo sát S22 theo lc2
Đưa phần ảo của trở kháng ra về 0 bằng cách khảo sát S22 theo n1 và n2. Kết quả như hình 4.13. Với giá trị thỏa mãn của n2 bằng 40 và n1 giữ nguyên giá trị bằng 8.
Hình 4.13: Đồ thị khảo sát S22 theo n1 và n2
Hình 4.14 cho thấy với n1=8, n2 = 40 S22 đạt yêu cầu với giá trị khá bé -15 dB.
64
Hình 4.14: Đồ thị S22 theo n2 khi n1=8
Như vậy, cả trở kháng vào và ra đều được phối hợp theo chuẩn 50Ω. Các tham số của linh kiện cũng được xác định.
Dưới đây sẽ trình bày những kết quả đã đạt được bao gồm tham số kích thước của các linh kiện, các giá trị phân cực của mạch, hệ số khuếch đại và hệ số tạp âm, cũng như đặc tính tần số của mạch.
4.4.5 Kết quả
a. Các tham số đầu vào sau tối ưu
Trong quá trình thiết kế các tham số đầu vào cần tối ưu bao gồm: Các điện áp phân cực, kích thước các linh kiện, chi tiết được nêu ở bảng 4.4.
65
Bảng 4.4: Các tham số sau vào sau khi tối ưu
Tham số Giá trị Tham số Giá trị
W1 1.2 μm Lc1 21 μm W2 1.2 μm Lc2 16 μm L1 130 ηm Vdd 1.2 V L2 130 ηm Fin 2.4 GHz N1 8 Vin 200 mV N2 40 Vdc 400 mV Nl1 5.5 vòng Vbias 400 mV b. Kết quả phân cực
Chế độ phân cực cho các transistor quyết định trực tiếp đến chức năng của mạch (giải điều chế AM). Sau khi tối ưu Gmax, nhiễu và phối hợp trở kháng đã lựa chọn được các điện áp phân cực như bảng 4.2. Giá trị điện áp các giữa các cực, điện áp ngưỡng, và dòng điện qua transistor được nêu trong bảng 4.5.
Bảng 4.5: Giá trị điện áp, dòng điện của transistor đã tối ưu
Tham số Giá trị Tham số Giá trị
Vth1 397.129mV Vgs2 500mV
Vgs1 363.732mV Vds2 6.24mV
Vds1 1.19V Vout 6.24mV
Vth2 423.95mV Id 10.40uA
Dựa vào bảng 4.5 có thể thấy: M1 hoạt động chế độ đảo ngược yếu đúng như yêu cầu (VGS1 < Vth1), M2 được phân cực ở chế độ bão hòa nhờ VGS2 > Vh2, VDS2 > VGS2 – Vth2. Tuy nhiên, do VDS2 không quá lớn làm cho dòng Id mà M2 cấp cho M1
66
c. Công suất tiêu thụ, hệ số khuếch đại (Gmax) và hệ số tạp âm tối thiểu NFmin
Theo bảng 4.5 với điện áp nguồn là 1.2 V, dòng điện chạy qua hai transistor là 9.142 μA, khi đó công suất tiêu thụ của toàn mạch sẽ là:
Ptiêu thụ = U.I = 1.2*9.142*10-6 = 10.97*-6W = 11μW.
Như vậy công suất tiêu thụ lớn hơn yêu cầu (10 μW) là 1 μW, kết quả tạm chấp nhận được
Hình 4.15 là đồ thị khảo sát Gmax theo tần số, Gmax gần như biến đổi rất ít theo tần số, đấy là kết quả không khả quan, bởi điều này cho thấy mạch không có khả năng chọn lọc về tần số. Tuy nhiên, chức năng chủ yếu của mạch là giải điều chế trực tiếp AM tính chọn lọc tần số phụ thuộc rất nhiều vào các khối trước đặc biệt là khối lọc tần số. Vì vậy đấy là kết quả tạm chấp nhận được.
67
Theo đồ thị hình 4.16 có thể thấy Gmax đạt xấp xỉ -0.3 dB khi n1 = 8, n2 > 40. Hệ số tạp âm cũng đã được tối ưu đáng kể về mức 0 dB (hình 4.17).
Hình 4.17: Đồ thị khảo sát nhiễu theo kích thước transistor Hình 4.16: Đồ thị khảo sát gain theo kích thước transistor
68
d. Dạng tín hiệu ra
Dạng tín hiệu ra được biểu diễn ở hình 4.18. Tín hiệu vào xung số 200 Kbps được điều chế sóng mang biên độ 200 mV, tần sô 2.4 GHz theo phương thức OOK. Tín hiệu ra là xung vuông được tách từ biên độ của tín hiệu vào với biên độ 181 mV. Gần như xung không bị méo, độ trễ sườn lên và sườn xuống rất bé khoảng 9 nS.
Hình 4.18: Đồ thị dạng tín hiệu ra
4.4.6 Thiết kế layout
Áp dụng những cấu trúc tương tự và phương pháp khi thiết kế layout khối LNA, ta có sơ đồ layout tổng thể khối tách biên như sau: Kích thước layout là 380*300 um.
69
Hình 4.19: Sơ đồ layout tổng thể khối tách biên
C1 C2
L1
M2
70
4.5 Kết luận
Như vậy về cơ bản đã thiết kế được mạch tách biên đảm bảo chức năng tách được xung số từ tín hiệu điều chế OOK. Hoàn thành phối hợp trở kháng cho mạch với hệ số phản xạ tín hiệu vào S11 rất bé (-45 dB), hệ số phản xạ tín hiệu ra đạt mức yêu cầu (-15 dB). Tối ưu được nhiễu cho mạch về mức 0 dB. Hệ số khuếch đại của mạch đạt -0.3 dB là mức tạm chấp nhận được. Tuy nhiên, ở trường hợp lý tưởng nhất mạch có thể đạt được hệ số khuếch đại khoảng 0 dB. Nguyên nhân dẫn tới hệ số khuếch đại chưa tốt là do M2 rất khó phân cực ở chế độ bão hòa (vì VDS2 rất bé). Mặc dù trong nghiên cứu này đã phân cực được cho M2 ở chế độ bão hòa, nhưng trên thực tế M2 mới chỉ tiệm cận tới trạng thái bão hòa. Do đó, trong thời gian nghiên cứu tiếp theo, cần phải tìm ra cách phân cực cho M2 bão hòa hoàn toàn.
71
Kết luận
Bộ đánh thức được thiết kế sử dụng kiến trúc một bộ thu trực tiếp vừa đảm bảo được chức năng đánh thức bộ truyền thông chính vừa đảm bảo yêu cầu về năng lượng tiêu thụ cực thấp. Căn cứ vào đặc trưng và yêu cầu của bộ đánh thức, có hai khối quan trọng nhất đã được thiết kế tới mức layout ứng dụng công nghệ CMOS 130 nm và đã đạt được những kết quả khả quan.
Khối khuếch đại tạp âm thấp: đã thiết kế được khối LNA với các yêu cầu cơ bản ban đầu đặt ra. Tuy nhiên hệ số tạp âm còn lớn (3.1 dB). Trong thời gian tới, chúng tôi sẽ tiếp tục tối ưu khối LNA theo hướng: Lựa chọn các linh kiện phù hợp hơn để nâng cao đặc tính của mạch, giảm dòng điện tiêu thụ và quan trọng nhất là giảm kích thước của hai cuộn cảm đang chiếm diện tích rất lớn. Bên cạnh đó cần phải tìm hiểu và trang bị kiến thức về layout cho IC tương tự ở tần số cao.
Khối tách biên: Đã thiết kế được mạch tách biên có khả năng giải điều chế sóng AM theo phương thức OOK. Với hệ số khuếch đại đạt mức -0.3 dB, nhiễu tương đối thấp chỉ 0dB và vông suất tiêu thụ của cả mạch chưa tới 11μW. Từ tín hiệu vào là chuỗi bit (200Kbps) qua mạch tách biên đã thu được xung số gần như không có méo. Mặc dù hệ số khuếch đại chưa đạt được mức lý tưởng 0 dB, nhưng về cở bản đã đạt yêu cầu. Trong thời gian nghiên cứu tới, sẽ tiến hành tối ưu hệ số khuếch đại của mạch tới mức xấp xỉ mức 0 dB. Hướng tối ưu là cố gắng tạo ra nguồn dòng mạnh hơn với cùng điều kiện phân cực (có thể dùng nhiều transistor mắc song song), phân tích ảnh hưởng của một số tham số khác như điện áp cực đế (body) của hai transistor để tìm được điểm làm việc tốt nhất của chúng .
Hai khối quan trọng nhất của bộ đánh thức đã được hoàn thành đánh dấu một bước tiến đáng kể trong việc thiết kế cả hệ thống. Nhờ vậy, nhóm thiết kế sẽ chuyển sang giai đoạn tiếp theo của dự án là thiết kế các khối còn lại bao gồm bộ lọc tần số trước khối LNA và khối khuếch đại số sau khối tách biên. Trên thực tế đã có rất nhiều thiết kế tối ưu cho khối lọc số, vì vậy nhóm có thể chọn phương án tận dụng một thiết kế phù hợp cho bộ đánh thức nhằm rút ngắn thời gian. Như vậy công việc tiếp theo cần thực hiện chỉ là bộ khuếch đại số. Cuối cùng, là việc ghép nối các khối
72
với nhau. Do trong quá trình thiết kế từng khối đã đồng bộ với nhau cho nên việc ghép nối chắc sẽ không gặp phải nhiều khó khăn.
Thời điểm hoàn thành thiết kế bộ đánh thức cho mạng cảm biến không dây không còn xa. Một khi nó được ứng dụng vào thực tế, sẽ góp phần thúc đẩy sự phát triển ngày rộng rãi của mạng cảm biến không dây, nhờ cấu trúc phần cứng ngày càng đơn giản, gọn nhẹ hơn, giá thành ngày càng giảm và đặc biệt chất lượng ngày càng đảm bảo.
73
Tài liệu tham khảo
[1] Reinhold Ludwig and Pavel Bretchko , RF Circuits Design – Theory and
Applications, Prentice Hall.
[2] Etienne Sicard and Sonia Delmas Bendhia, Basics of CMOS Cell Design, McGraw-Hill companies, New York 2007.
[3] Low Noise Amplifier– Theory, Korea.
[4] Marcus Edwall, Low-Noise Aplifier Design and optimization, EISLAB, 2008