L ời nói đầu
1.3.1Một số khái niệm cơ bản trên Cadence IC
a. Tệp dữ liệu công nghệ TechFile
Trong công nghiệp thiết kế IC, việc sử dụng công nghệ CMOS nào để chế tạo IC ảnh hưởng rất lớn đến cấu trúc cũng như các đặc tính của IC đó. Mỗi công nghệ CMOS chế tạo gắn liền với mỗi kích thước giới hạn của các linh kiện được sử
16
dụng trong thiết kế. Kích thước này luôn được cố gắng thu nhỏ nhất để có thể tích hợp được nhiều nhất số linh kiện trên một điện tích, thu nhỏ diện tích, giảm năng lượng tiêu thụ, nâng cao hiệu suất hoạt động, giảm giá thành sản phẩm. Với mỗi kích thước, đặc tính của các linh kiện lại thay đổi, điện áp hoạt động, điện áp ngưỡng, điện áp đánh thủng, nhiễu và rất nhiều đặc tính ảnh hưởng tới phẩm chất của IC thay đổi. Vì thế mỗi công nghệ chế tạo có một bộ thông số riêng được lưu trong một tệp dữ liệu gọi là TechFile. Tệp dữ liệu này là kết quả của các nguyên tắc vật lý cơ bản, nguyên tắc thiết kế và kết quả đo đạc tính toán thực nghiệm do các công ty chế tạo IC đưa ra căn cứ vào công nghệ mà họ sử dụng. Tệp dữ liệu này là đặc trưng với mỗi công ty vì vậy nếu chúng ta dự định chế tạo linh kiện theo công nghệ của công ty nào thì phải sử dụng TechFile của công ty đó. Ví dụ như chúng tôi sử dụng công nghệ CMOS 130 nm và sẽ đưa bản thiết kế cho công ty TSMC để chế tạo IC, chúng tôi phải sử dụng TechFile của công ty TSMC cung cấp.
b. Khái niệm Cell
Trong thư viện mỗi linh kiện hoặc khối linh kiện được gọi là một Cell. Một Cell có thể chỉ đơn giản là một điện trở, tụ điện hoặc cả một khối chức năng đã hoàn thiện như bộ đảo. Cell có một số thể hiện phổ biến như sau:
- schematic được tạo ra bằng trình soạn thảo Virtuaso Schematic Editing mô tả các thành phần của Cell, giá trị của chúng, sơ đồ đi dây. - symbol nếu cần biểu điễn khối linh kiện đơn giản hoặc phức tạp với các đầu vào và đầu ra giúp cho các sơ đồ nguyên lý phức tạp trở lên đơn giản, rõ ràng hơn thuận tiện cho quá trình thiết kế.
- layout thể hiện sơ đồ bố trí các lớp của IC.
- Ngoài ra còn có một số thể hiện nữa như verilog-A, spectre…
c. Tệp dữ liệu Netlist
Netlist là một tệp dữ liệu mô tả sơ đồ đi dây kết nối các linh kiện trong mạch. Từ đó trong quá trình mô phỏng Cadence sẽ căn cứ vào tệp này và sử dụng hai định luật Kirchhoff để tính toán giá trị điện áp tại các điểm nút, dòng điện trên các đường dây, cùng với đặc tính của các linh kiện được lập trình bởi nhà sản xuất sẽ
17
cho ta giá trị điện áp tại mọi điểm của mạch. Mô phỏng gần nhất phẩm chất của mạch phục vụ quá trình thiết kế.
d. Tệp dữ liệu Model
Tệp dữ liệu Model là tập các mô hình toán học của các linh kiện được sử dụng để tính toán trong quá trình mô phỏng. Với những phiên bản phần mềm mô phỏng sau này Model còn bao gồm kết quả đo đạc thực tế của linh kiện ở rất nhiều điểm riêng giúp đưa kết quả mô phỏng gần đúng với thực tế nhất.
e. Tệp dữ liệu Display.drf
Cũng tương tự như TechFile đây là tệp dữ liệu do nhà sản xuất tạo ra. Đó là một tệp các quy ước về màu sắc tương ứng với các vật liệu nhắm tạo thuận lợi cho quá trình thiết kế, kiểm tra, sản xuất giữu khách hàng và nhà sản xuất. Display.drf phải được khai báo và đồng bộ với thư viện gốc của Cadence. Khi thiết kế sơ đồ layout, người sử dụng sẽ theo bộ quy ước này.
f. Tệp dữ liệu Diva
Tệp dữ liệu Diva được Cadence IC sử dụng trong quá trình thiết kế sơ đồ layout chứa đựng thuật toán, quy ước, quy tắc cho hai công cụ DRC và LVS. Một sơ đồ Layout sẽ hoàn thành khi vượt qua hai công cụ kiểm tra này.