L ời nói đầu
2.2.2 Bộ thu truyền thống
Những bộ thu truyền thống có kiến trúc tương đối phức tạp. Chúng sử dụng các linh kiện tích cực để đạt được độ nhạy cao và tốc độ dữ liệu lớn. Độ nhạy đạt được bởi loại này vượt xa khả năng cho phép của thẻ RFID.
Kiến trúc chung của bộ thu loại này là đều sử dụng khối chuyển đổi tần số, tín hiệu được chuyển về tần số thấp hơn để dễ dàng thực hiện xử lý tín hiệu như khuếch đại, lọc nhiễu…
Supper-heterodyne là kiến trúc điển hình nhất cho loại bộ thu này(hình 2.1):
Hình 2.4: Kiến trúc supper-heterodyne
Sau khi qua bộ lọc thông giải, tín hiệu qua khối khuếch đại nhiễu nhỏ, để loại bỏ bớt nhiễu, sau đó tín hiệu được chuyển đổi về trung tần (intermediate frequency- IF) sử dụng khối dao động nội (Local Oscillator-LO). Tín hiệu IF được khuếch đại để loại bỏ nhiễu ảnh và nhiễu giao thoa. Bộ trộn thứ hai sẽ chuyển đổi tín hiệu sang một chiều(DC).
23
Hình 2.5: Kiến trúc low_IF
Một kiến trúc nữa của loại này thường được sử dụng là kiến trúc Low_IF (hình: 2.2). Để tránh nhiễu ảnh thì tín hiệu sẽ được chuyển đổi trực tiếp về giải tần cơ sở bằng phương pháp chuyển đổi cầu phương. Cũng giống như supper- heterodyne một bộ dao động nội được sử dụng để điều khiển bộ trộn. Công suất tiêu thụ của những bộ thu loại này quyết định bởi bộ dao động nội. Bộ dao động nội hoạt động ở tần số RF gần với tần số kênh truyền, đòi hỏi độ chính xác và ổn định cao, đồng thời điều khiển cổng của bộ trộn chuyển mạch với biên độ rất lớn. Đối với low_IF, dao động nội phải tạo ra cả đầu ra đồng pha và vuông pha với đầu vào. Theo nghiên cứu, thì khối dao động điều khiển điện áp trong dao động nội cho đơn pha đã tiêu thụ một công suất đáng kể 300uW, chiếm khoảng 80% công suất tiêu thụ của cả bộ thu [2].
Như vậy, những sơ đồ khối theo kiểu truyền thống đều sử dụng bộ trộn được điều khiển bởi dao động nội có độ nhạy cực tốt nhưng công suất tiêu thụ tương đối lớn tập trung chủ yếu ở dao động nội. Do đó nếu sử dụng sơ đồ khối này cho bộ đánh thức thì yêu cầu phải tối thiểu công suất tiêu thụ của dao động nội, điều này rất khó thực hiện bởi các dao động nội cấu tạo bởi mạch cộng hưởng LC (đây là những phần tử thụ động, bị giới hạn bởi hệ số phẩm chất nên công suất tiêu thụ chỉ có thể giảm tới một giá trị nhất định-giá trị vẫn lớn so với công suất tiêu thụ yêu cầu của bộ đánh thức).
24
2.3 Kiến trúc đề xuất - Bộ thu trực tiếp
2.3.1 Cơ bản về bộ thu trực tiếp
Những bộ thu sóng vô tuyến đầu tiên rất đơn giản chỉ bao gồm một anten bắt tín hiệu từ không khí, và một phần tử mạch phi tuyến để giải điều chế tín hiệu. Một ví dụ phổ biến là bộ thu crystal set [5], nó bao gồm một anten, mạch điều chỉnh và một mạch tách biên. Như tên gọi thì khối tách biên sẽ loại bỏ tất cả tần số và pha, chỉ dò biên của tín hiệu cao tần. Vì vậy kiểu bộ thu này chỉ dùng cho tín hiệu điều chế biên độ (AM), phổ biến nhất là dùng cho phương thức điều chế OOK (On-Off Keying) bật-tắt tín hiệu sóng mang theo mức logic của tín hiệu số. Trong phương thức, mức logic là 1 thì sóng mang sẽ được truyền đi, khi mức logic là 0 thì tín hiệu sóng mang sẽ được tắt đi không truyền. Phương thức điều chế OOK về cơ bản không bằng được các phương thức điều chế khác như điều chế tần số hay pha nhưng bù lại nó có một số thuận lợi khi sử dụng cho mạng cảm biến:
- Thứ nhất, trong một số ứng dụng của mạng cảm biến dữ liệu thu thập không phải là liên tục, kích thước dữ liệu nhỏ, vì thế không yêu cầu tốc độ bit cao, nên có thể ứng dụng sóng OOK.
- Thứ hai, OOK yêu cầu mạch điều chế, và giải điều chế có cấu trúc đơn giản tiêu thụ năng lượng cực thấp.
Dựa trên những phân tích đó cũng như những nghiên cứu về các bộ thu truyền thống, chúng tôi đã đề xuất một kiến trúc mới có nguyên lý giống với bộ thu crystal set, nhưng được bổ sung thêm một số khối để đảm bảo chức năng cũng như tối ưu về độ nhạy, khả năng chọn lọc. Chi tiết về kiên trúc này được trình bày ở phần sau.
2.3.2 Kiến trúc và nguyên lý hoạt động
Bộ thu loại này có kiến trúc đơn giản chỉ với một bộ khuếch đại RF và hay bộ dò biên tín hiệu hay bộ tách biên (envelope detector) có kiến trúc tương tự như những bộ thu sóng AM đầu tiên (hình 2.6).
25
Hình 2.6: Kiến trúc bộ thu trực tiếp
Đầu tiên tín hiệu điều chế OOK sẽ qua khối lọc tần số để lọc đúng tín hiệu ở tần số 2.4GHZ, sau đó qua khối LNA để lọc nhiễu và được khuếch đại. Nếu như tín hiệu sau khi qua LNA chưa đủ lớn sẽ sử dụng thêm một khối khuếch đại đẻ dảm bào tín hiệu vào khối tách biên vượt qua ngưỡng hoạt động của nó. Khối Tách biên sẽ giả điều chế tín hiệu, đưa tín hiệu về dạng trước điều chế. Sau đo tín hiệu này sẽ được khuếch đại lên mức điện áp tiêu chuẩn của các khối xử lý số.
Do bộ thu trực tiếp không sử dụng bộ trộn tức không sử dụng dao động nội nên công suất tiêu thụ của cả bộ thu được giảm đáng kể đáp ứng được yêu cầu của một bộ đánh thức. Bộ thu này có hai hạn chế.
- Thứ nhất, do không xử lý qua tần số trung gian nên tính chọn lọc của bộ thu phụ thuộc chủ yếu vào bộ lọc cao tần dải hẹp.
- Thứ hai, khối tách biên thường có độ nhạy thấp nên đòi hỏi khối khuếch đại phải có hệ số khuếch đại lớn.
Tuy nhiên, những hạn chế trên đã được khắc phục phần nào trong quá trình thiết kế tối ưu.
2.4 Yêu cầu thiết kế bộ đánh thức
Theo nghiên cứu [5], một bộ thu trong mạng cảm biến không dây tiêu thụ công suấ khoảng 2.5 mW, còn bộ phát tiêu thụ công suất khoảng 4 mW. Mục đích của đồ án là thiết kế bộ đánh thức có công suất tiêu thụ cực thấp thay bộ phận truyền thông giám sát kênh truyền. Vì vậy yêu cầu của đồ án là thiết kế bộ đánh thức có công suất tiêu thụ 500μW chỉ bằng 5% công suất tiêu thụ của bộ thu chính. Với giả thiết khoảng cách tuyền sóng giữa các nút mạng là 10m theo tính toán [5] với mức tín hiệu phát là 0dB thì mức tín hiệu thu sẽ bị suy hao chỉ còn -70dB. Vì vậy yêu cầu thiết kế bộ đánh thức có độ nhạy -70dB. Ngoài ra bộ đánh thức còn
26
được yêu cầu thiết kế hoạt động ở tần số 2.4 GHz, sử dụng điều chế sóng mang OOK.
Cấu tạo của bộ đánh thức gồm nhiều khối nhưng căn cứ vào chức năng vai trò của từng khối chúng tôi đã ưu tiên thiết kế hai khối : khối khếch đại tạp âm thấp (LNA) và khối tách biên (ED).
- Khối LNA được yêu cầu thiết kế với công suất tiêu thụ < 50μW, hệ số khuếch đại > 17dB, nhiễu < 2dB.
- Khối ED yêu cầu đảm bảo chức năng giải điều chế OOK, tối ưu công suất tiêu thụ < 10μW, nhiễu 0dB.
27
Chương 3. Thiết kế khối LNA
LNA là bộ khuếch đại tạp âm thấp, được sử dụng trong các IC thu và xử lý tín hiệu cực nhỏ. Trong khối đánh thức, nó là một thành phần quan trọng, thành phần chính tiêu thụ năng lượng của khối nên nó ảnh hưởng lớn đến năng lượng tiêu thụ của khối đánh thức. Chính vì thế thiết kế và tối ưu LNA là một phần việc quan trọng.
3.1 Lựa chọn sơ đồ thiết kế
Có nhiều cấu trúc LNA đã được đề xuất trong các sách tham khảo [4] cũng như trong tạp chí, bài báo nước ngoài [7]. Tuy nhiên chúng tôi lựa chọn cấu trúc như hình 3.1 với những lý do sau:
- Cấu trúc đơn giản.
- Số lượng transistor cần tối ưu là 2.
- Điều kiện phân cực dễ dàng (Cả hai transistor luôn ở bão hòa)
- Tiêu thụ năng thấp do chỉ có hai transistor tiêu thụ năng lượng chính.
Sơ đồ nguyên lý hình 3.1 sử dụng hai transistor NMOS làm việc ở tần số cao, chế tạo theo công nghệ TSMC 130 nm. Ngoài ta trong mạch còn sử dụng tụ
28
Cin, Cout có nhiệm vụ cách ly chế độ một chiều khi nối tầng. Hai cuộn cảm Lvdd, Lbias cách ly điện áp xoay chiều với Vdd.
3.2 Nguyên lý hoạt động
Sơ đồ khối hệ thống:
Trong đó hai transistor M1, M2 có tác dụng khuếch đại và cả hai transistor làm việc ở chế độ bão hòa (Vds > Vgs -Vth) để cho hệ số khuếch đại lớn nhất [1]. Các tụ điện và cuộn cảm giữ vai trò nối tầng và phối hợp trở kháng.
Mô hình tương đương của LNA khi tín hiệu vào nhỏ như sau [3]:
Phương trình Id trên một transistor ở chế độ bão hòa [2] :
Id = β. (Vgs−Vth)2 (3.1) Hỗ dẫn của transistor:
gm = ∂𝑉∂I𝐷𝑆
𝐺𝑆
(3.2) Khi làm việc ở chế độ bão hòa ta có:
gm = ∂(β�𝑉𝑔𝑠 − 𝑉𝑡ℎ� 2 ) ∂V𝐺𝑆 = 𝛽(𝑉𝐺𝑆 − 𝑉𝑡ℎ) 2 (3.3)
Hình 3.2: Sơ đồ khối LNA
Hình 3.3: Mô hình tương đương của khối LNA với tín hiệu đầu vào nhỏ LNA
29
𝛽 = 𝐶0𝑥.𝑊𝐿
Hỗ dẫn của LNA:
gmLNA = 𝑔𝑚𝑁1+𝑔𝑚𝑁2 (3.4)
Hệ số khuếch đại của LNA tỉ lệ thuận với W/L và VGS thông qua gmLNA
Hệ số tạp âm [3]:
Fmin = 1 + 2
√5 ∗
𝜔
𝜔𝑇�𝛾𝜎(1−|𝑐|2) (3.5) Hệ số tạp âm giảm khi C, γ , σ giảm và wT tăng.
3.3 Các bước thiết kế
- Xác định điện áp phân cực cho hai transistor. Đảm bảo hai transistor làm việc ở chế độ bão hòa và đạt được Gmax > 17 dB, NFmin < 2dB, Id < 1 mA tại tần số 2.4 GHz.
- Tối ưu hóa sơ đồ nguyên lý theo hàm Gmin. - Phối hợp trở kháng đầu vào (S11 < -10 dB). - Phối hợp trở kháng đầu ra (S22 < -10 dB).
- Kiểm tra lại Gmax, NFmin, NF, tần số chọn lọc của mạch (2.4 GHz) sau khi phối hợp trở kháng.
3.4 Phân tích và đánh giá kết quả đạt được theo từng bước thiết kế
3.4.1 Các tham số của mạch trước khi tối ưu
Các tham số ban đầu của mạch nguyên lý trước khi tối ưu:
Bảng 3.1: Bảng các tham số ban đầu của LNA trước khi tối ưu
Tham số Giá trị
Vdd 1.2 V
Vbias_M1 400 mV
Cin = Cout 1 nF
Lvdd = Lbias 10 nH
Chiều dài kênh L
(M1=M2) 130 nm
Chiều rộng finger
(M1=M2) 3 um
30
3.4.2 Xác định điện áp phân cực VGS trên M1
Mô phỏng hệ số khuếch đại Gmax, hệ số tạp âm NFmin của mạch theo điện áp phân cực VGStrên M1 (Vbias_M1) ta được đồ thị hình 3.4 sau:
Từ đồ thị ta thấy giá trị Vbias > 400 mV mới đảm bảo Gmax > 10 dB, NFmin < 3 dB.
Dòng điện Id qua transistor ảnh hưởng trực tiếp đến công suất tiêu thụ của mạch theo biểu thức P = U*I. Công suất thấp khi Id thấp. Mà ta có ở chế độ bão hòa dòng Id tỉ lệ với bình phương VGS theo phương trình 3.1. Do vậy giá trị của Vbias bị giới hạn bởi giá trị của dòng Id. Quan sát trên hình 3.5, nhận thấy rằng Id < 1 mA khi Vbias_M1 < 500 mV.
31
Do vậy để có được Gmax > 10 dB và Id < 1 mA ta phải chọn Vbias trong khoảng 400 mV ÷ 500 mV.
3.4.3 Xác định số finger của hai transistor
Để giảm các hiệu ứng không mong muốn gây ra khi kênh rộng và nhằm tiết kiệm diện tích, giảm tạp âm, giảm giá trị điện dung kí sinh, cấu trúc nhiều figner là cấu trúc tối ưu của transistor thường được sử dụng để thiết kế các mạch cao tần.
Hình 3.5: Đồ thị quan hệ giữa Vbias , số finger M2 và Id
Hình 3.6: Sơ đồ minh họa transistor có cùng W/L nhưng khác nhau số finger
Vbias_M1<500 mV
1 finger
2 finger
32
Số finger tỉ lệ thuận với dòng tiêu thụ tổng cộng của mạch, do đó cũng tỷ lệ thuận với Gmax. Sử dụng đồ thị quan hệ giữa số finger với Id để xác định giá trị finger tối ưu.
Xác định giá trị tỉ số finger của hai transistor tối ưu thông qua đồ thị quan hệ giữa Gmax, NFmin với số finger M1 (n1) Số finger M2 (n2).
Hình 3.7: Đồ thị quan hệ giữa Gmax với n1 tương ứng với các giá trị khác nhau của n2
Hình 3.8: Đồ thị quan hệ giữa NFmin với n1 với n1 tương ứng với các giá trị khác nhau của n2
33
Căn cứ đồ thị hình 3.7 và 3.8 ta thấy Gmax biến thiên nhanh hơn theo n1 trong khoảng từ 2 đến 10 và ít phụ thuộc nhỏ vào n2. Giá trị n1 tối ưu cho NFmin < 3 dB là n1 ≥ 8 finger.
Đến đây ta chọn n1 = 8, n2 = 16 (Finger).
3.4.4 Xác định chiều dài (L) và chiều rộng (W) của mỗi Finger
Sử dụng đồ thị quan hệ giữa NFmin với W, L (Do W, L bị giới hạn bởi NFmin hơn là bởi Gmax nên ta thỏa mãn NFmin trước). Ta nhận thấy: NFmin < 2 dB khi L = 130 nm, và giá trị W > 2,5 um.
Chọn L = 130 nm, W = 3 um.
Sau khi đã tối ưu Vbias_M1, số finger n1, n2, độ rộng finger W, độ dài kênh L, ta có được bảng tóm tắt các tham số đã tối ưu trước khi thực hiện phối hợp trở kháng như bảng 3.2.
Hình 3.9: Đồ thị NFmin theo chiều rộng của finger (W) và chiều dài kênh L
34
Bảng 3.2: Bảng tham số LNA trước khi phối hợp trở kháng
Tham số Giá trị
Vdd 1.2 V
Vbias_M1 400 mV
Cin = Cout 1 nF
Lvdd = Lbias 10 nH
Chiều dài kênh L
(M1=M2) 130 nm
Chiều rộng finger W
(M1=M2) 3 um
Số Finger (M1): n1 8 finger Số Finger (M2): n2 16 finger
3.4.5 Phối hợp trở kháng đầu vào (S11 < -10 dB)
Đối với tín hiệu cao tần phối hợp trở kháng đầu vào là việc thiết kế sao cho trở kháng đầu vào của một khối bằng với trở kháng đầu ra của khối trước đó mục đích để tín hiệu có thể đi hết vào khối tránh bị phản xạ lại. Trong công nghiệp cao tần trở kháng của các khối cơ bản được chế tạo sẵn, các cáp nối, đầu tiếp điện… được chế tạo theo chuẩn là 50 Ω (giá trị chuẩn hóa là 1). Do đó chúng tôi chọn phối hợp với trở kháng với giá trị là 50 Ω. Tham số thể hiện trạng thái phối hợp trở kháng là S11 (năng lượng phản xạ đầu vào). Mạch được gọi là phối hợp trở kháng đầu vào khi S11 = 0 (trở kháng đầu vào của mạch bằng 1 + j*0). Với LNA điện trở kênh của transistor sẽ ảnh hưởng chính tới phần thực của trở kháng và tổng các thành phần Lbias, Cin, CGS trên transistor sẽ tạo ra phần ảo của trở kháng. Và do hoạt động ở cao tần nên các tham số ký sinh trên các linh kiện cũng ảnh hưởng lớn đến quá trình phối hợp trở kháng cũng như phẩm chất LNA.
Trở kháng đầu vào của LNA có phần ảo dương (do sử dụng cuộn cảm Lbias có giá trị rất lớn) nên ta sử dụng thêm tụ Cex (cân bằng phần ảo về 0) mắc như hình vẽ và tiến hành phối hợp trở kháng.
35
Gmin là hệ số phản xạ tạp âm tối ưu. Mạch sẽ có hệ số tạp âm tốt nhất khi Gmin = 0 ứng với phần thực của trở kháng đầu vào bằng 1. Sử dụng hàm Gmin để đưa trở kháng đầu vào về 50 Ω. Đồ thị hình 3.11 biểu diễn Gmin trên đồ thị Smith. Mỗi đường biến thiên tương ứng với mỗi giá trị khác nhau của Vbias_M1. Trên mỗi đường hàm Gmin biến thiên theo số finger của M2 (n2). Giá trị tối ưu của Gmin tương ứng với Vbias_M1 = 360 mV (không tốt với Gmax, NFmin). Gmin cắt vòng tròn trở kháng bằng 1 với n2 = 88 finger (44 finger và 2 multiplier).
Hình 3.10: Sơ đồ nguyên lý mới sau khi mắc thêm tụ Cex
Hình 3.11: Đồ thị Gmin theo Vbias và số Finger của M2 (n2) trên đồ thị Smith
36
Xác định năng lượng phản xạ đầu vào S11 của khối LNA. Đồ thị quan hệ giữa