Điều chế thời gian xung và trải phổ chuỗi trực tiếp hỗn loạn : ưu điểm nổi bật
3.1. Kiến trúc và hoạt động của hệ thống CBD-DS/SS
Về cơ bản, máy phát và máy thu được xây dựng quanh các khối phát vị trí xung biến đổi (VPP) và chuỗi PN, được gọi là khối phát VPP-PNS. Các sơ đồ khối của khối phát VPP- PNS và hệ thống thông tin trải phổ đề xuất được đưa ra như trong Hình 3.2 và Hình 3.3 tương ứng.
3.1.1. Khối phát vị trí xung biến đổi và chuỗi PN (khối phát VPP-PNS)
Trong khối phát VPP-PNS, chuỗi xung clock với tần số cố định, ⁄ , ở đầu ra khối phát xung nhịp được đưa vào bộ đếm và khối phát chuỗi PN. Tại thời điểm khởi động , khối phát xung nhịp bắt đầu làm việc và khối lấy/giữ mẫu (S/H) được gán một giá trị khởi động . Bộ đếm hoạt động chế độ chạy tự do để tạo ra tín hiệu tăng dần rời rạc, , ở đầu ra của nó. Trong đó, là bước đếm (giá trị tăng lên trong một chu kỳ xung nhịp ) và là số đếm (số lượng xung nhịp đầu vào tính từ thời điểm khởi động). Khi tín hiệu tăng đến bằng với giá trị, , ở đầu ra của khối biến đổi
phi tuyến (khối sử dụng hàm hỗn loạn rời rạc một chiều, ), khối so
sánh phát ra ở đầu ra 1 một xung với độ rộng cố định tại thời điểm, . Vị trí của xung phát ra sẽ được xác định bằng khoảng thời gian, ⌊ ⁄ ⌋, với ⌊ ⌋ là
hàm lấy số nguyên (Floor function). Xung này kích thích khối phát chuỗi PN để bắt đầu làm việc, đồng thời nó cũng kích thích khối S/H để lưu lại giá trị . Sau đó nó sẽ được đưa vào bộ đếm để reset số đếm về không (giá trị đầu ra ). Một vòng lặp mới lại bắt đầu và các xung tiếp theo sẽ được phát ra như q trình mơ tả ở trên. Tổng quát, chuỗi xung ở đầu ra 1 sẽ được biểu diễn như sau:
∑ (3.1) trong đó, xung thứ được phát ra tại thời điểm
⌊ ⁄ ⌋ (3.2)
và vị trí của nó được xác định bởi khoảng thời gian
∑ ⌊ ⁄ ⌋ ∑ ⌊ ⁄ ⌋ (3.3) với là hàm dạng xung chữ nhật được định nghĩa bởi
{ (3.4) reset Khối phát xung nhịp fc=1/Tc bắt đầu C(t) p(t) c(t) 1 2 F(.) S/H (X0) Xn-1 Xn Tc Khối phát chuỗi PN Bộ đếm Khối so sánh m X(t)
Hình 3.2. Sơ đồ của khối phát xung vị trí biến đổi và chuỗi PN (khối phát VPP-PNS)
Dễ dàng nhận ra rằng vị trí của các xung đầu ra biến đổi theo tín hiệu hỗn loạn ở đầu ra khối biến đổi phi tuyến trong quá trình lặp. Với thời điểm khởi động xác định,
Kiến trúc và hoạt động của hệ thống CBD-DS/SS 69
công thức (3.3) chỉ ra rằng sự biến đổi của vị trí các xung phụ thuộc vào hàm hỗn loạn
, giá trị khởi động và bước đếm .
Chuỗi PN được phát ra tại đầu ra 2 với các chip có độ rộng cố định được biểu diễn bằng chuỗi xung NRZ như sau:
∑ ∑ (3.5) trong đó và lần lươt là giá trị nhị phân { } của chip thứ và số lượng các chip
trong khoảng thời gian [ ]; hàm như trong công thức (3.4).
Khối phát VPP-PNS p(t) c(t) 2 1 Khối tích phân Quyết định mức r(t) g(t) s(t) i(t) Khối lấy mẫu bn i(tn+1) Máy thu reset Acos(2πfct) Khối phát VPP-PNS c(t) p(t) b(t) 1 2 Nguồn dữ liệu d(t) Acos(2πfct) e(t) Máy phát Kênh truyền n(t)
Hình 3.3. Sơ đồ khối hệ thống thơng tin CBD-DS/SS
3.1.2. Máy phát
Trong máy phát, mỗi xung của chuỗi kích thích nguồn dữ liệu để dịch một bit đến đầu ra. Do đó xung thứ sẽ được dịch ra tại thời điểm và độ rộng của nó sẽ bằng khoảng thời gian [ ]. Dựa vào công thức (3.2), độ rộng của bit thứ sẽ được xác định bởi
⌊ ⁄ ⌋ ⌊ ⁄ ⌋ (3.6) Công thức (3.6) chỉ ra rằng độ rộng bit biến đổi theo giá trị hỗn loạn và phụ thuộc vào
và . Với một hàm xác định, trong quá trình lặp, các giá trị đầu ra của nó biến đổi hỗn loạn nhưng ln nằm trong một miền xác định [ ]. Điều này sẽ dẫn
đến sự biến đổi của độ rộng bit trong khoảng thời gian xác định [ ] trong q
, được gọi là hệ số trải phổ, cũng sẽ biến đổi trong một khoảng xác định
[ ] được xác định từ công thức (3.6) như sau: { ⁄ ⌊ ⁄ ⌋
⁄ ⌊ ⁄ ⌋ (3.7)
Trong quá trình thiết kế, giá trị của các thông số được xác định trước để bảo đảm các thông số kỹ thuật mong muốn của hệ thống như băng thơng (BW), tốc độ bit trung bình (ABR) và tỷ lệ lỗi bit (BER). Hàm hỗn loạn với khoảng giá trị biến đổi [ ] và bước đếm sau đó được lựa chọn với các giá trị hợp lý để thỏa mãn công
thức (3.7). Phân tích sự lựa chọn này sẽ được trình bày trong Mục 3.4.
Dữ liệu nhị phân với độ rộng bit biến đổi ở đầu ra của nguồn dữ liệu sẽ được biểu diễn dưới dạng chuỗi xung NRZ như sau
∑ (3.8) trong đó là giá trị nhị phân { } của bit thứ , hàm dạng xung chữ nhật được
định nghĩa bởi
{
(3.9)
Quá trình trải phổ được thực hiện bằng cách nhân các bit dữ liệu với chuỗi PN . Tín hiệu trải phổ thu được sau đó được điều chế vào sóng mang hình sin sử dụng
phương pháp BPSK, tạo ra tín hiệu DS/SS-BPSK như sau
(3.10) với và lần lượt là biên độ và tần số sóng mang. Tín hiệu được phát đi ở đầu ra
của máy phát.
3.1.3. Máy thu
Như đã miêu tả ở trên, các khối phát VPP-PNS trong máy phát và máy thu được thiết kế để làm việc như những module số, do đó chúng có thể được thực hiện trên các vi mạch khả trình như FPGA, DSP hay MP. Trong thực tế, thiết kế này mục đích để đảm bảo rằng gần như khơng có sai số giữa hai khối phát VPP-PNS khi chúng cùng được chạy trên cùng một loại vi mạch. Khi đó, chuỗi xung vị trí biến đổi và chuỗi PN được phát lại bên phía thu hồn tồn tương tự như bên phát. Do đó, chúng ta có thể áp dụng những phương pháp đồng bộ đã có của hệ thống DS/SS truyền thống [35,42] hoặc của hệ thống CS-DS/SS cho hệ thống đề xuất. Ở đây, để đơn giản, hoạt động của máy thu được phân tích với giả thiết rằng trạng thái đồng bộ của ba tín hiệu, đó là sóng mang hình sin, chuỗi xung vị trí biến đổi và chuỗi PN, với máy phát đã được thiết lập và duy trì.
Tín hiệu nhận được ở đầu vào là tổng của tín hiệu được phát đi và nhiễu kênh
truyền . Trước tiên, tín hiệu được nhân với chuỗi PN,
( )
Ước lượng lý thuyết tỷ lệ lỗi bit 71
sau đó, tín hiệu thu được được trộn với sóng mang hình sin bởi phép nhân
(3.12) Tín hiệu đầu ra được đưa vào khối tích phân. Mỗi lần được kích thích bởi xung đầu vào, đầu ra của khối tích phân được reset về khơng. Do đó khoảng thời gian tích phân của mỗi bit bằng khoảng cách hai xung liên tiếp, cũng chính là độ rộng của bit tương ứng. Trước mỗi thời điểm reset, giá trị đầu ra của khối tích phân, , được lấy mẫu. Giá trị đầu ra của khối lấy mẫu tại thời điểm được xác định bởi
∫ ∫ ∫ ∫
∫
(3.13) trong đó, là năng lượng của tín hiệu mong muốn; ∫
bằng khơng bởi vì là một số nguyên lần của chu kỳ sóng mang, ;
∫ là năng lượng được tạo ra bởi nhiễu kênh. Bởi vì sự tương
quan giữa và là rất thấp, do đó năng lượng nhiễu nhỏ hơn nhiều so
với năng lượng tín hiệu. Cuối cùng, mẫu thu được sẽ được đưa vào khối quyết định mức để khôi phục lại giá trị nhị phân của bit thứ như sau
{
(3.14)
3.2. Ƣớc lƣợng lý thuyết tỷ lệ lỗi bit
Trong mục này, tỷ lệ lỗi bit của hệ thống truyền thông trải phổ CBD-DS/SS qua kênh nhiễu AWGN sẽ được ước lượng lý thuyết. Trong máy thu, tại mỗi thời điểm lấy mẫu, một quyết định lỗi dẫn đến một bit lỗi xảy ra khi năng lượng nhiễu vượt quá năng lượng tín hiệu theo hướng ngược lại. Do đó, tỷ lệ tín hiệu trên tạp âm (SNR) của mỗi mẫu đầu ra là một thông số quan trọng cho việc ước lượng BER của hệ thống.
Chúng ta xem xét giá trị của mẫu thứ với hai thành phần năng lượng như đưa ra
trong công thức (3.13). Thành phần thứ nhất là năng lượng tín hiệu có độ lớn được xác định bởi
| | (3.15)
Thành phần còn lại là năng lượng tạp âm được xem là biến ngẫu nhiên phụ thuộc vào nhiễu AWGN. Bởi vì giá trị nhiễu AWGN phân bố đối xứng qua mức khơng, do đó giá trị trung bình của năng lượng tạp âm cũng bằng không, trong khi phương sai của nó có thể được tính như sau
[(∫ ) ] ∫
(3.16) với [ ] là kỳ vọng thống kê và là mật độ phổ công suất tạp âm. Khi đó SNR của mẫu thứ , ký hiệu là , được xác định bằng tỷ số giữa độ lớn của năng lượng tín hiệu và độ lớn hiệu dụng của năng lượng nhiễu √ [79], ta có
√ √
√ √ ( *
(3.17)
ở đây, ⁄ là một thông số xác định, được gọi là năng lượng chip; ⁄ là tỷ số giữa năng lượng chip và mật độ phổ công suất tạp âm, được biết đến như SNR trên chip. Có thể thấy từ công thức (3.17) rằng, SNR của mỗi mẫu đầu ra phụ thuộc vào tỷ số ⁄
và hệ số trải phổ tương ứng . Do đó, SNR cho trường hợp tổng quát với hệ số trải phổ bằng bất kỳ được đưa ra bởi
⁄ √ ( ) (3.18) Trong hệ thống đề xuất, bởi vì sự biến đổi của hệ số số trải phổ biến đổi từ đến trong q trình thơng tin, do đó tỷ lệ lỗi có thể được ước lượng xấp xỉ bởi
[ ] ⁄ ∑ ⁄
(3.19)
trong đó, là xác suất để hệ số trải phổ bằng giá trị với [ ], ⁄
là tỷ lệ lỗi của hệ thống ứng với trường hợp hệ số trải phổ bằng . Với giả sử rằng các giá trị hỗn loạn phân bố đều trong khoảng [ ], khi đó xác suất là như nhau với mọi [ ] và bằng
⁄ (3.20)
Dựa trên kết quả ước lượng xác suất lỗi bit của hệ thống DS/SS-BPSK truyền thống được đưa ra trong [80,81], ⁄ được xác định theo ⁄ như sau
⁄ [ ⁄ ] với [ ]
√ ∫ (3.21) Từ các kết quả đạt được trong các công thức (3.18)-(3.21), kết quả ước lượng lý thuyết BER của hệ thống trải phổ đề xuất được viết như sau:
[ ] ⁄ (
* ∑ *√ ( *+
(3.22) Tỷ lệ lỗi bit của hệ thống đề xuất được ước lượng theo công thức (3.22) cho các trường hợp khác nhau của [ ] cũng như so sánh với BER của hệ thống truyền thống
Ước lượng lý thuyết tỷ lệ lỗi bit 73
giá trị hỗn loạn, hệ số trải phổ trung bình và tốc độ bit trung bình sẽ tương ứng được xác định bởi, ⁄ và ( ⁄ ).
(a)
(b)
Hình 3.4. BER đạt được từ ước lượng lý thuyết và mô phỏng số của hệ thống đề xuất, so sánh với BER của hệ thống truyền thống tương đương cho các trường hợp: (a) [ ] và
[ ], (b) [ ] và [ ]
Trong Hình 3.4(a), BER của hệ thống đề xuất cho hai trường hợp có cùng hệ số trải phổ trung bình là [ ] và [ ] được chỉ ra
và so sánh với BER của hệ thống truyền thống với hệ số trải phổ cố định .
Có thể thấy rằng đường cong BER trong trường hợp [ ] cao hơn so
đường cong của hệ thống truyền thống với nhưng lại thấp hơn so với đường cong của trường hợp [ ]. Cụ thể với cùng Ec/N0=-5dB, BER của các trường hợp [ ], [ ] và hệ thống truyền thống tương ứng là 2.10-5
, 9.10-6 và 7.10-6. Hồn tồn tương tự, trong Hình 3.4(b), đường cong BER của trường hợp [ ] nằm ở giữa các đường cong của và trường hợp [ ].
Các kết quả ở trên chỉ ra rõ ràng rằng BER của hệ thống CBD-DS/SS cao hơn không nhiều so với hệ thống DS/SS truyền thống tương đương, tuy nhiên sự khác nhau này sẽ được thu hẹp nếu như ta chọn khoảng biến đổi nhỏ hơn nhưng vẫn đảm bảo
.
3.3. Phân tích lựa chọn các thơng số
Để đảm bảo các thông số kỹ thuật mong muốn của hệ thống như băng thông ( ⁄ ), tốc độ bit trung bình ( ( ⁄ )) và tỷ lệ lỗi bit (xác định theo công thức (3.22), giá trị của các thông số được xác định trước. Hàm hỗn loạn
sẽ được xây dựng dựa trên hàm hỗn loạn rời rạc truyền thống, , ký hiệu
là . Hàm có giá trị đầu biến đổi hỗn loạn nhưng ln nằm trong khoảng đã biết [ ]. Các thông số và hàm được xem như là các thông số
được xác định trước của hệ thống. Sử dụng các thông số xác định trước này, bước đếm và hàm hỗn loạn sẽ được lựa chọn lần lượt như sau
⁄ (3.23) và
(3.24) Dễ dàng thấy rằng giá trị đầu ra của hàm biến đổi hỗn loạn trong khoảng [
]. Giá trị khởi động sẽ được chọn trong khoảng này. Để thỏa mãn công thức (3.7), là khoảng dịch giá trị được chọn với điều kiện
(3.25) Bước đếm và các thông số của hàm được gọi là các thông số được lựa chọn
của hệ thống.
Xét hệ thống đề xuất với các thông số xác định trước được đưa ra như sau: - Chu kỳ xung nhịp:
- Khoảng biến đổi của hệ số trải phổ: [ ],
- là hàm Tent map: | | || với [ ].
Khi đó, các thơng số kỹ thuật của hệ thống sẽ được xác định: - Băng thông: ⁄ ,
Kết quả mô phỏng số 75
- Tỷ lệ lỗi bit: ( ) ∑ [√ ( )]
Dựa vào các công thức (3.1) – (3.3), các thông số được lựa chọn sẽ là: - Bước đếm được: ⁄ .
- Điều kiện của khoảng dịch giá trị: ở đây ta chọn . - Hàm hỗn loạn : | | || , với [ ], ta chọn giá trị khởi động
Tượng tự như các bước trên, các thông số lựa chọn cho các trường hợp [ ], [ ], [ ], và [ ], với các hàm hỗn loạn truyền thống khác nhau lần lượt được sử dụng là
Tent map, Logistic map và Bernoulli map, được xác định và chỉ ra như trong Bảng 3.1.
Bảng 3.1. Các thông số cụ thể cho các trường hợp khác nhau của hệ thống CBD-DS/SS
Các thông số đƣợc xác định trƣớc Các thông số đƣợc lựa chọn
Tc [Nmin, Nmax] f(.): xn=f(xn-1)
[xmin=0, xmax=1] m
Hàm phi tuyến động hỗn loạn F(.): Xn=F(Xn-1) [Xmin=d,Xmax=d+1] d X0 1 µs [26, 36] Tent map: xn=2|0,5-|0,5-xn-1| 0,1/ µs Xn= 2|0.5-|0.5-(Xn-1-d)|+d 2,65 2,7 [21, 41] 0,05/ µs 1,075 1,1 Logistic map: xn=4xn-1(1-xn-1) Xn= 4(Xn-1-d)(1-(Xn-1-d))+d [53, 73] 0,05/ µs 2,675 2,7 Bernoulli map: xn=(2xn-1) mod 1 Xn=((2(Xn-1-d)) mod 1)+d [48, 78] 0,033/ µs 1,616 1,7 3.4. Kết quả mô phỏng số
Hệ thống thông tin CBD-DS/SS như sơ đồ trong Hình 3.3 với các trường hợp khác nhau có các thơng số cụ thể tương ứng như trong Bảng 3.1 sẽ được mô phỏng số sử dụng Simulink/Matlab. Các kết quả mô phỏng được chỉ ra để kiểm tra lại các kết quả lý thuyết đã đạt được cũng như hoạt động của hệ thống.
Các tín hiệu theo miền thời gian đạt được từ mô phỏng của hệ thống sử dụng hàm Tent map với trường hợp [ ] trong khoảng thời gian từ 0 (thời điểm khởi
động) đến được đưa ra trong Hình 3.5. Khi trạng thái đồng bộ của hệ thống được thiết lập và duy trì, tín hiệu trong các bộ phát VPP-PNS ở máy phát và máy thu là giống hệt nhau và được chỉ ra như trong các Hình 3.5(a) - (d). Các tín hiệu ở băng cơ sở trong máy phát và máy thu được đưa ra trong các Hình 3.5(e) - (f) và (g) - (i) tương ứng.
Trạng thái động hỗn loạn của các giá trị đầu ra khối biến đổi phi tuyến được chỉ ra bởi sơ đồ vùng hút như trong Hình 3.6(a). Rõ ràng, vùng hút này chính là vùng hút của hàm Tent map sau khi được dịch lên một khoảng giá trị . Sự biến đổi độ rộng bit theo
trạng thái động hỗn loạn được đưa ra như sơ đồ trong Hình 3.6(b). Trong đó, mỗi điểm biểu diễn mối quan hệ giữa giá trị độ rộng bit hiện tại và độ rộng của bit trước đó. Chúng ta có thể thấy rằng độ rộng bit biến đổi trong khoảng [ ].
BER của hệ thống mô phỏng sử dụng hàm Tent map cho cả bốn trường hợp [