2.7.2.2. Tỷ lệ lỗi bit
BER đạt được từ mô phỏng của các hệ thống BPSK, CPWPM và CPWPM-BPSK với kênh AWGN được đưa ra trong Hình 2.23. Các BER này được tính bởi tỷ số giữa số bit lỗi trên tổng số 108 bit được phát đi. Có thể thấy rằng BER của phương pháp kết hợp CPWPM- BPSK cao hơn so với BPSK nhưng lại thấp hơn so với CPWPM. Cụ thể, để đạt được cùng một giá trị BER=10-3, tỷ số Eb/N0 cần cho BPSK, CPWPM-BPSK và CPWPM lần lượt là
6.4dB, 10.2 dB và 15dB. Kết quả mô phỏng này chứng tỏ rằng phương pháp kết hợp đề xuất là hợp lý và khả thi.
Hình 2.23. BER mơ phỏng của các hệ thống BPSK, CPWPM và CPWPM-BPSK qua kênh AWGN
2.8. Kết luận
Chương 2 đã đề xuất và thực hiện phương pháp điều chế vị trí-độ rộng xung hỗn loạn CPWPM cho hệ thống thông tin số. Kiến trúc và hoạt động của phương pháp được mô tả chi tiết sử dụng cả phân tích lượng lý thuyết và mơ phỏng số. Trạng thái động hỗn loạn và ảnh hưởng của nó đến các thơng số trung bình được xác định. Chương này cũng đề xuất sự kết hợp của CPWPM với các phương pháp điều chế truyền thống. Các sơ đồ điều chế/giải điều chế cho các phương pháp kết hợp là MxN-ary CPWPM và CPWPM-BPSK được đưa ra và khảo sát chi tiết với phân tích lý thuyết và mơ phỏng số. Có thể thấy từ các kết quả đạt được các điểm đáng chú sau:
So với phương pháp CPPM tương đương, phương pháp CPWPM đề xuất có tỷ lệ lỗi bit cao hơn khơng nhiều nhưng bù lại tốc độ bit cao hơn gấp đôi.
Hai dịng dữ liệu nhị phân có thể được mang bởi các xung CPWPM và được khôi phục riêng biệt bên phía giải điều chế. Do đó CPWPM có thể sử dụng như một phương pháp đa truy nhập của hai người dùng.
Cả vị trí và độ rộng đều biến đổi hỗn loạn với nhiều thông số điều chế liên quan. Do đó, tính bảo mật của phương pháp CPWPM cao hơn so với CPPM và cao hơn nhiều so với PPM và PWM truyền thống.
Việc tách sườn xung đóng vai trị rất quan trọng trong giải điều chế chính xác dữ liệu. Tuy nhiên với kênh có nhiễu và méo, sườn xung sau tách sẽ bị dịch đi đáng kể, điều này sẽ làm tăng tỷ lỗi bit của phương pháp. Do đó phương pháp này phù hợp với ứng dụng trong các môi trường truyền dẫn hữu tuyến như cáp quang, cáp đồng trục.
Kết luận 65
Cải thiện hiệu suất băng thông bằng cách nâng cao tốc độ bit được thực hiện một cách hiệu quả với phương pháp MxN-ary CPWPM. Tuy nhiên, khi tăng số mức trễ để đẩy tốc độ bit lên cao, tỷ lệ lỗi bit cũng tăng lên tương ứng. Do đó việc chọn số mức trễ để đạt được tốc độ dữ liệu mong muốn phải được cân bằng với chất lượng đường truyền dẫn sử dụng.
Khả năng dịch chuyển dải tần phát mong muốn trở nên linh hoạt với phương pháp kết hợp CPWPM-BPSK. Kết quả mô phỏng cũng chỉ ra rằng tỷ lệ lỗi bit của phương pháp kết hợp này thấp hơn nhiều so với phương pháp CPWPM. Chú ý rằng tỷ lệ lỗi bit này chỉ đạt được với đồng bộ sóng mang điều hòa là lý tưởng. Với đồng bộ sóng mang thực tế, tỷ lệ lỗi bit này chắc chắn sẽ cao hơn.
Chƣơng 3
Hệ thống thông tin trải phổ chuỗi trực tiếp với độ rộng bit biến đổi dựa trên hỗn loạn
3.1. Giới thiệu
Trải phổ chuỗi trực tiếp (DS/SS) được biết đến như là một kỹ thuật chính của thơng tin số dựa trên nền trải phổ [42,75]. Sự kết hợp của trải phổ chuỗi trực tiếp và hỗn loạn, được gọi là phương pháp trải phổ trực tiếp chuỗi hỗn loạn (CS-DS/SS), đã được đưa ra và khảo sát trong [25,26,27,28]. Phương pháp CS-DS/SS và các đặc điểm của nó đã được mơ tả trong Mục 2.6. Hình 3.1(a) và (b) minh họa tín hiệu theo thời gian của q trình trải phổ lần lượt trong các hệ thống DS/SS truyền thống và CS-DS/SS. Chúng ta có thể thấy được sự khác nhau giữa hai hệ thống này chính đó là chuỗi trải phổ được sử dụng. Thay vì sử dụng chuỗi giả ngẫu nhiên PN [76,77], quá trình trải phổ trong hệ thống CS-DS/SS được thực hiện bằng cách nhân trực tiếp dữ liệu nhị phân với chuỗi hỗn loạn được phát ra từ hệ thống động rời rạc [43]. Trong đó cả độ rộng bit và độ rộng chip đều cố định trong quá trình thơng tin. Tuy nhiên, do tín hiệu sau trải phổ được phát trực tiếp trên đường truyền, phương pháp CS-DS/SS cũng có điểm hạn chế về sự linh hoạt trong việc dịch chuyển tín hiệu phát lên tần số mong muốn.
Chương này đề xuất hệ thống thông tin trải phổ dụng hỗn loạn theo hướng tiếp cận khác, đó là sự kết hợp của trải phổ chuỗi trực tiếp (DS/SS) và thời gian xung hỗn loạn. Phương pháp kết hợp này được gọi là trải phổ chuỗi trực tiếp với độ rộng bit biến đổi dựa trên hỗn loạn (CBD-DS/SS). Trong hệ thống đề xuất, sử dụng nguyên lý điều chế thời gian xung hỗn loạn, độ rộng của các bit dữ liệu được biến đổi dựa trên một trạng thái động hỗn loạn nhưng luôn bằng một số nguyên lần độ rộng chip cố định. Các bit dữ liệu với độ rộng biến đổi này được trải phổ bằng cách nhân trực tiếp với chuỗi PN và sau đó được dịch lên dải tần phát mong muốn bằng cách điều chế vào sóng mang hình điều hịa sử dụng phương pháp khóa dịch pha nhị phân (BPSK) [35,78]. Hình 3.1(c) chỉ ra dạng tín hiệu theo thời gian trong quá trình trải phổ của hệ thống CBD-DS/SS, trong đó là độ rộng biến đổi của bit thứ . Rõ ràng sự biến đổi này tạo ra sự khác biệt với các hệ thống truyền thống
trước đó. Bởi vì hệ thống đề xuất cũng hoạt động dựa trên kỹ thuật DS/SS sử dụng chuỗi PN với điều chế BPSK, do đó nó kế thừa tất cả các ưu điểm từ hệ thống DS/SS truyền thống như loại bỏ nhiễu giao thoa, chống jamming, giảm fading, khả năng đa truy cập, xác suất bị chặn thấp (LPI), và đặc biệt là linh hoạt trong dịch chuyển dải tần phát [42]. Thêm vào đó bởi vì q trình giải trải phổ và khơi phục dữ liệu cần sự phát lại chính xác của cả chuỗi PN và trạng thái động hỗn loạn, do đó khả năng bảo mật thơng tin sẽ được cải thiện đáng kể.
Kiến trúc và hoạt động của hệ thống CBD-DS/SS 67
Nội dung của còn lại được tổ chức như sau: kiến trúc và hoạt động của hệ thống CBD- DS/SS được mô tả và phân tích trong Mục 3.2. Ước lượng lý thuyết tỷ lệ lỗi bit (BER) trong sự hiện diện của nhiễu trắng cộng Gaussian (AWGN) sẽ được trình bày trong Mục 3.3. Mục 3.4 đưa ra phân tích lựa chọn các thơng số cho hệ thống từ đó các thơng số cụ thể cho các trường hợp khác nhau của hệ thống mô phỏng được lựa chọn với các giá trị hợp lý. Trong Mục 3.5, các kết quả mô phỏng số được chỉ ra để kiểm tra lại các kết quả lý thuyết đạt được. Thực hiện đa truy nhập được khảo sát trong Mục 3.6. Các đặc điểm về tính bảo mật sẽ được thảo luận trong Mục 3.7. Cuối cùng, kết luận với các điểm chú ý sẽ được đưa ra trong Mục 3.8. t t t 1 1 1 -1 -1 -1 Tb Dữ liệu nhị phân Chuỗi PN Tín hiệu trải phổ t t t 1 1 1 -1 -1 -1 t t t 1 1 1 -1 -1 -1 Tb(n-1) Tc Dữ liệu nhị phân với
độ rộng bít biến đổi Chuỗi PN Tín hiệu trải phổ Tbn Tb(n+1) (a) (b) (c) Tb Tc Tc Dữ liệu nhị phân Chuỗi PN Tín hiệu trải phổ
Hình 3.1. Minh họa tín hiệu theo thời gian trong q trình trải phổ của: (a) hệ thống DS/SS truyền thống sử dụng chuỗi PN, (b) hệ thống CS-DS/SS sử dụng chuỗi hỗn loạn, và (c) hệ thống CBD-
DS/SS với độ rộng bit biến đổi theo hỗn loạn
3.1. Kiến trúc và hoạt động của hệ thống CBD-DS/SS
Về cơ bản, máy phát và máy thu được xây dựng quanh các khối phát vị trí xung biến đổi (VPP) và chuỗi PN, được gọi là khối phát VPP-PNS. Các sơ đồ khối của khối phát VPP- PNS và hệ thống thông tin trải phổ đề xuất được đưa ra như trong Hình 3.2 và Hình 3.3 tương ứng.
3.1.1. Khối phát vị trí xung biến đổi và chuỗi PN (khối phát VPP-PNS)
Trong khối phát VPP-PNS, chuỗi xung clock với tần số cố định, ⁄ , ở đầu ra khối phát xung nhịp được đưa vào bộ đếm và khối phát chuỗi PN. Tại thời điểm khởi động , khối phát xung nhịp bắt đầu làm việc và khối lấy/giữ mẫu (S/H) được gán một giá trị khởi động . Bộ đếm hoạt động chế độ chạy tự do để tạo ra tín hiệu tăng dần rời rạc, , ở đầu ra của nó. Trong đó, là bước đếm (giá trị tăng lên trong một chu kỳ xung nhịp ) và là số đếm (số lượng xung nhịp đầu vào tính từ thời điểm khởi động). Khi tín hiệu tăng đến bằng với giá trị, , ở đầu ra của khối biến đổi
phi tuyến (khối sử dụng hàm hỗn loạn rời rạc một chiều, ), khối so
sánh phát ra ở đầu ra 1 một xung với độ rộng cố định tại thời điểm, . Vị trí của xung phát ra sẽ được xác định bằng khoảng thời gian, ⌊ ⁄ ⌋, với ⌊ ⌋ là
hàm lấy số nguyên (Floor function). Xung này kích thích khối phát chuỗi PN để bắt đầu làm việc, đồng thời nó cũng kích thích khối S/H để lưu lại giá trị . Sau đó nó sẽ được đưa vào bộ đếm để reset số đếm về không (giá trị đầu ra ). Một vòng lặp mới lại bắt đầu và các xung tiếp theo sẽ được phát ra như q trình mơ tả ở trên. Tổng quát, chuỗi xung ở đầu ra 1 sẽ được biểu diễn như sau:
∑ (3.1) trong đó, xung thứ được phát ra tại thời điểm
⌊ ⁄ ⌋ (3.2)
và vị trí của nó được xác định bởi khoảng thời gian
∑ ⌊ ⁄ ⌋ ∑ ⌊ ⁄ ⌋ (3.3) với là hàm dạng xung chữ nhật được định nghĩa bởi
{ (3.4) reset Khối phát xung nhịp fc=1/Tc bắt đầu C(t) p(t) c(t) 1 2 F(.) S/H (X0) Xn-1 Xn Tc Khối phát chuỗi PN Bộ đếm Khối so sánh m X(t)
Hình 3.2. Sơ đồ của khối phát xung vị trí biến đổi và chuỗi PN (khối phát VPP-PNS)
Dễ dàng nhận ra rằng vị trí của các xung đầu ra biến đổi theo tín hiệu hỗn loạn ở đầu ra khối biến đổi phi tuyến trong quá trình lặp. Với thời điểm khởi động xác định,
Kiến trúc và hoạt động của hệ thống CBD-DS/SS 69
công thức (3.3) chỉ ra rằng sự biến đổi của vị trí các xung phụ thuộc vào hàm hỗn loạn
, giá trị khởi động và bước đếm .
Chuỗi PN được phát ra tại đầu ra 2 với các chip có độ rộng cố định được biểu diễn bằng chuỗi xung NRZ như sau:
∑ ∑ (3.5) trong đó và lần lươt là giá trị nhị phân { } của chip thứ và số lượng các chip
trong khoảng thời gian [ ]; hàm như trong công thức (3.4).
Khối phát VPP-PNS p(t) c(t) 2 1 Khối tích phân Quyết định mức r(t) g(t) s(t) i(t) Khối lấy mẫu bn i(tn+1) Máy thu reset Acos(2πfct) Khối phát VPP-PNS c(t) p(t) b(t) 1 2 Nguồn dữ liệu d(t) Acos(2πfct) e(t) Máy phát Kênh truyền n(t)
Hình 3.3. Sơ đồ khối hệ thống thơng tin CBD-DS/SS
3.1.2. Máy phát
Trong máy phát, mỗi xung của chuỗi kích thích nguồn dữ liệu để dịch một bit đến đầu ra. Do đó xung thứ sẽ được dịch ra tại thời điểm và độ rộng của nó sẽ bằng khoảng thời gian [ ]. Dựa vào công thức (3.2), độ rộng của bit thứ sẽ được xác định bởi
⌊ ⁄ ⌋ ⌊ ⁄ ⌋ (3.6) Công thức (3.6) chỉ ra rằng độ rộng bit biến đổi theo giá trị hỗn loạn và phụ thuộc vào
và . Với một hàm xác định, trong quá trình lặp, các giá trị đầu ra của nó biến đổi hỗn loạn nhưng luôn nằm trong một miền xác định [ ]. Điều này sẽ dẫn
đến sự biến đổi của độ rộng bit trong khoảng thời gian xác định [ ] trong q
, được gọi là hệ số trải phổ, cũng sẽ biến đổi trong một khoảng xác định
[ ] được xác định từ công thức (3.6) như sau: { ⁄ ⌊ ⁄ ⌋
⁄ ⌊ ⁄ ⌋ (3.7)
Trong quá trình thiết kế, giá trị của các thông số được xác định trước để bảo đảm các thông số kỹ thuật mong muốn của hệ thống như băng thông (BW), tốc độ bit trung bình (ABR) và tỷ lệ lỗi bit (BER). Hàm hỗn loạn với khoảng giá trị biến đổi [ ] và bước đếm sau đó được lựa chọn với các giá trị hợp lý để thỏa mãn cơng
thức (3.7). Phân tích sự lựa chọn này sẽ được trình bày trong Mục 3.4.
Dữ liệu nhị phân với độ rộng bit biến đổi ở đầu ra của nguồn dữ liệu sẽ được biểu diễn dưới dạng chuỗi xung NRZ như sau
∑ (3.8) trong đó là giá trị nhị phân { } của bit thứ , hàm dạng xung chữ nhật được
định nghĩa bởi
{
(3.9)
Quá trình trải phổ được thực hiện bằng cách nhân các bit dữ liệu với chuỗi PN . Tín hiệu trải phổ thu được sau đó được điều chế vào sóng mang hình sin sử dụng
phương pháp BPSK, tạo ra tín hiệu DS/SS-BPSK như sau
(3.10) với và lần lượt là biên độ và tần số sóng mang. Tín hiệu được phát đi ở đầu ra
của máy phát.
3.1.3. Máy thu
Như đã miêu tả ở trên, các khối phát VPP-PNS trong máy phát và máy thu được thiết kế để làm việc như những module số, do đó chúng có thể được thực hiện trên các vi mạch khả trình như FPGA, DSP hay MP. Trong thực tế, thiết kế này mục đích để đảm bảo rằng gần như khơng có sai số giữa hai khối phát VPP-PNS khi chúng cùng được chạy trên cùng một loại vi mạch. Khi đó, chuỗi xung vị trí biến đổi và chuỗi PN được phát lại bên phía thu hồn tồn tương tự như bên phát. Do đó, chúng ta có thể áp dụng những phương pháp đồng bộ đã có của hệ thống DS/SS truyền thống [35,42] hoặc của hệ thống CS-DS/SS cho hệ thống đề xuất. Ở đây, để đơn giản, hoạt động của máy thu được phân tích với giả thiết rằng trạng thái đồng bộ của ba tín hiệu, đó là sóng mang hình sin, chuỗi xung vị trí biến đổi và chuỗi PN, với máy phát đã được thiết lập và duy trì.
Tín hiệu nhận được ở đầu vào là tổng của tín hiệu được phát đi và nhiễu kênh
truyền . Trước tiên, tín hiệu được nhân với chuỗi PN,
( )
Ước lượng lý thuyết tỷ lệ lỗi bit 71
sau đó, tín hiệu thu được được trộn với sóng mang hình sin bởi phép nhân
(3.12) Tín hiệu đầu ra được đưa vào khối tích phân. Mỗi lần được kích thích bởi xung đầu vào, đầu ra của khối tích phân được reset về khơng. Do đó khoảng thời gian tích phân của mỗi bit bằng khoảng cách hai xung liên tiếp, cũng chính là độ rộng của bit tương ứng. Trước mỗi thời điểm reset, giá trị đầu ra của khối tích phân, , được lấy mẫu. Giá trị đầu ra của khối lấy mẫu tại thời điểm được xác định bởi
∫ ∫ ∫ ∫
∫
(3.13) trong đó, là năng lượng của tín hiệu mong muốn; ∫
bằng khơng bởi vì là một số nguyên lần của chu kỳ sóng mang, ;
∫ là năng lượng được tạo ra bởi nhiễu kênh. Bởi vì sự tương
quan giữa và là rất thấp, do đó năng lượng nhiễu nhỏ hơn nhiều so
với năng lượng tín hiệu. Cuối cùng, mẫu thu được sẽ được đưa vào khối quyết định mức để khôi phục lại giá trị nhị phân của bit thứ như sau
{
(3.14)
3.2. Ƣớc lƣợng lý thuyết tỷ lệ lỗi bit
Trong mục này, tỷ lệ lỗi bit của hệ thống truyền thông trải phổ CBD-DS/SS qua kênh nhiễu AWGN sẽ được ước lượng lý thuyết. Trong máy thu, tại mỗi thời điểm lấy mẫu, một quyết định lỗi dẫn đến một bit lỗi xảy ra khi năng lượng nhiễu vượt quá năng lượng tín hiệu theo hướng ngược lại. Do đó, tỷ lệ tín hiệu trên tạp âm (SNR) của mỗi mẫu đầu ra là