- A1, A2 ,A3, A0 là các ngõ vào mã BCD RBI là ngõ vào xố gợn sĩng
b. Hoạt động của bộ ADC dạng sĩng bậc thang
10.2.5. Mạch ADC chuyển đổi song song
Xét một bộ biến đổi 3 bit thực hiện theo phương pháp song song như hình 7.13. Với 3 bít cĩ thể biểu diễn 23=8 số khác nhau, kể cả số 0 (khơng). Do đĩ cần cĩ 7 bộ so sánh, 7 điện áp chuẩn từng nấc được tạo ra bởi các phân áp. Nếu điện áp vào khơng vượt ra khỏi giới hạn dải từ 5/2 ULSB đến 7/2 ULSB thì các bộ sao sánh từ thứ 1 đến thứ 3 xác lập ở trạng thái “1”, cịn các bộ so sánh từ thứ 4 đến thứ 7 xác lập ở trạng thái “0”. Các mạch logic cần thiết để diễn đạt trạng thái này thành số 3. Theo bảng 10.14 cho quan hệ giữa các trạng thái của các bộ so sánh với các số nhị phân tương ứng. Nếu điện áp vào bị thay đổi đi cĩ thể sẽ nhận được kết quả sai do đĩ bộ mã hố ưu tiên khơng thể đấu trực tiếp đến các lối ra của các bộ so sánh. Ta hãy xét đến chẳng hạn việc chuyển từ số 3 sang số 4 (do đĩ, trong mã nhị phân là từ 011 đến 100). Nếu bit già do thời gian trễ sẽ giảm đi mà thay đổi trạng thái của mình sớm hơn các bít khác thì sẽ xuất hiện số 111, tức là số 7. Trị số sai tương ứng với một nửa dải đo. Bởi vì các kết quả biến đổi A/D, như đã biết, được ghi vào bộ nhớ, như vậy là tồn tại một xác xuất nhất định để nhận được một trị số hồn tồn sai. Cĩ thể giải quyết vấn đề này bằng cách, chẳng hạn, dùng một bộ nhớ - trích mẫu để ngăn sự biến động điện áp vào trong thời gian đo. Tuy nhiên, phương pháp này đã hạn chế tần số cho phép của điện áp vào, bởi vì cần phải cĩ thời gian xác lập cho mạch nhớ - trích mẫu. Ngồi ra khơng thể loại bỏ hồn tồn xác xuất thay đổi trạng thái ra của các bộ so sánh, bởi vì các mạch nhớ - trích mẫu hoạt động nhanh cĩ độ trơi đáng kể.
234
Hình 10.14: Bộ biến đổi A/D làm việc theo phương pháp song song
Nhược điểm này cĩ thể được khắc phục bằng cách sau mỗi bộ so sánh, ta dùng một trigơ với tư cách là một bộ nhớ đệm lật theo sườn để nhớ các trị analog. Trigơ này, dưới tác dụng của tín hiệu nhịp sẽ khởi động cho các trigơ tiếp sau. Ở trường hợp này bảo đảm giữ nguyên trạng thái dừng trên lối ra bộ mã hố ưu tiên khi tác động sườn xung để khởi động trigơ.
Như đã thấy rõ ở bảng 1, các bộ so sánh xác lập ở trạng thái “1” theo trình tự từ dưới lên trên. Trình tự này sẽ khơng được đảm bảo nếu các sườn xung là dựng đứng. Bởi vì do cĩ sự khác nhau về thời gian trễ của các bộ so sánh nên cĩ thể sẽ chuyển sang một trình khác. Trong các tình huống xác định, trạng thái quá độ này cĩ thể được ghi vào các trigơ như là khi sườn xung khởi động trigơ và sườn tín hiệu trùng nhau. Tuy nhiên, bộ mã hố ưu tiên đã cho phép tránh được điều này nhờ tính chất là: nĩ khơng chú ý đến các bít trẻ “1” .
235
Hình 10.15: Sự biến đổi trạng thái trong bộ biến đổi A/D song song tuỳ thuộc vào điện áp lối vào.
Điện áp
vào Trạng thái của các bộ so sánh Số nhị phân
Số thập phân tương ứng Ue/ULSB K7 K6 K5 K4 K3 K2 K1 Z2 Z1 Z0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 1 2 0 0 0 0 0 1 1 0 1 0 2 3 0 0 0 0 1 1 1 0 1 1 3 4 0 0 0 1 1 1 1 1 0 0 4 5 0 0 1 1 1 1 1 1 0 1 5 6 0 1 1 1 1 1 1 1 1 0 6 7 1 1 1 1 1 1 1 1 1 1 7 Hình 10.15
Thời gian lấy mẫu cần phải nhỏ hơn thời gian trễ của bộ so sánh, cịn điểm bắt đầu của nĩ được xác định bởi sườn xung khởi động. Sự khác nhau về thời gian trễ đã gây ra độ bất định thời gian(khe) của mẫu. Để giảm nhỏ trị số của nĩ đến mức đã tính tốn trong mục trước, tốt nhất là sử dụng các bộ so sánh cĩ khả năng giảm nhỏ thời gian trễ. Nhờ các tầng làm việc song song nên phương pháp biến đổi A/D vừa mơ tả là nhanh nhất.