MẠCH DỜI TÍN HIỆU XUỐNG MỘT LƯNG ĐIỆN ÁP LỚN HÔN V M:

VI. MẠCH XÉN GHÉP CỰC PHÁT DÙNG TRANSISTOR:

6.MẠCH DỜI TÍN HIỆU XUỐNG MỘT LƯNG ĐIỆN ÁP LỚN HÔN V M:

Hình 5-18 trình bày một mạch dời tín hiệu sử dụng 1 diode, 1 điện trở R, 1 tụ điện và 1 nguồn VDC.

Hình 5-18. Mạch dời tín hiệu lên 1 lượng lớn hơn Vm.

Cho tín hiệu vào là sĩng vng và tín hiệu ra đã bị dời xuống. Dạng sĩng tín hiệu vào ra như hình 5-19:

Hình 5-19. Dạng sĩng vào ra.

Nguyên lý hoạt động – xem diode là lý tưởng: VD V 0V

Chương 5: Mạch kẹp – mạch giao hốn. SPKT – Nguyễn Việt Hùng

Trong khoảng thời gian 

      2

0 T thì tín hiệu vào là bán kỳ âm: vi Vm. Mạch điện được vẽ lại như hình 5-20. Diode phân cực thuận nên xem như ngắn mạch.

Hình 5-20. Mạch được vẽ lại.

Do điện trở thuận của diode nhỏ hơn điện trở nên thời hằng nạp cho tụ là n rDC.

Phương trình nạp cho tụ:   (1 ) t DC i C v V e V     

Sau khoảng thời gian bằng 5n 5rDC tụ nạp đầy VC VmVDC Điện áp ra: vo VDC VD VDC V VDC

Trong khoảng thời gian 

     T T

2 thì tín hiệu vào là bán kỳ dương: vi Vm, diode phân cực ngược nên xem như hở mạch. Mạch được vẽ lại như hình 5-21:

Hình 5-21. Mạch được vẽ lại.

Thời hằng xả của tụ là xRC cĩ giá trị lớn do R lớn nên tụ xả rất chậm – xem như khơng đáng kể.

Điện áp ra: vo IRviVC2VmVDC

Do tụ xả khơng đáng kể nên xem điện áp trên tụ vẫn là VC VmVDC

Trong khoảng thời gian [T T

2 3

 ] thì tín hiệu vào là bán kỳ âm: vi Vm, điện áp của tụ và điện áp của nguồn VDC sẽ triệt tiêu nhau nên dịng điện sẽ bằng 0.

Chương 5: Mạch kẹp – mạch giao hốn. SPKT – Nguyễn Đình Phú

Điện áp ra bằng: vo VDCVD viVC Vm Vm VDC VDC

Ở bán kỳ này nếu tụ bị suy hao ở bán kỳ trước thì tụ sẽ được nạp đầy trở lại và điện áp ra vẫn bằng VDC.

Vậy tín hiệu ra chính là tín hiệu vào bị dời lên một lượng điện áp VmVDC